以太網(wǎng)知識(shí)-rmii and smii接口

1、以太網(wǎng)知識(shí)以太網(wǎng)知識(shí)(2)RMII(2)RMIISMIISMII接口接口作者作者:luqiliang:luqiliang日期日期:201054:20105413:47:2213:47:22字體大小:小中大本文主要分析MIIRMIISMII，以及GMIIRGMIISGMII接口的信號(hào)定義，及相關(guān)知識(shí)，同時(shí)本文也對(duì)RJ45接口進(jìn)行了總結(jié)，分析了在10100模式下和1000M模式下的連接方法。續(xù)上篇文章“以太網(wǎng)知識(shí)(1)MII接口”1.5El

2、ectricalacterMII接口的電氣特性可以分為Driveracteristics和Receiveracteristics。針對(duì)于Driveracteristics的DC電氣特性而言，Spec要求所有MII接口Thehigh(one)logicleveloutputpotentialVohshallbenolessthan2.40VatanoutputcurrentIohof–4.0mA.Thelow(zero)logicleve

3、loutputpotentialVolshallnotbegreaterthan0.40VatanoutputcurrentIoLof4.0mA。這個(gè)就是LVTTL常用的邏輯標(biāo)準(zhǔn)。針對(duì)于Driveracteristics的AC電氣特性而言，Driversmustalsomeetcertainacspecificationsindertoensureadequatesignalqualityfelectricallylongpointto

4、pointtransmissionpaths.Theacspecificationsshallguaranteethefollowingperfmancerequirements.TheinitialincidentpotentialchangearrivingatthereceivingendofapointtopointMIIsignalpathplusitsreflectionfromthereceivingendofthepat

5、hmustswitchthereceiverinputpotentialmonotonicallyfromavalidhigh(one)leveltoVil≤Vil(max)–200mVfromavalidlow(zero)leveltoVih≥Vih(min)200mV.SubsequentincidentpotentialchangesarrivingatthereceivingendofapointtopointMIIsignal

6、pathplustheirreflectionsfromthereceivingendofthepathmustnotcausethereceiverinputpotentialtoreentertherangeVil(max)–200mVViVih(min)200mVexceptwhenswitchingfromonevalidlogicleveltotheother.Suchsubsequentincidentpotentialch

7、angesresultfromamismatchbetweentheacteristicimpedanceofthesignalpaththedriveroutputimpedance。2RMII接口分析2.1RMII接口信號(hào)定義接口信號(hào)定義RMII接口（ReducedMII接口）是簡(jiǎn)化的MII接口。它也分為MAC模式和PHY模式。2.2RMII接口時(shí)序特性接口時(shí)序特性RMII接口的發(fā)送部分包括TX_EN(發(fā)送使能)和TXD[1:0](

8、發(fā)送數(shù)據(jù))兩類信號(hào)線，它們與時(shí)鐘CLK_REF同步。當(dāng)MAC層有數(shù)據(jù)要發(fā)送時(shí)，TX_EN變?yōu)橛行?，?shù)據(jù)便出現(xiàn)在TXD[1:0]上。對(duì)于100M速率時(shí)，物理層芯片在每個(gè)時(shí)鐘周期都要采樣TXD[1:0]上的數(shù)據(jù)，而在10M速率時(shí)，物理層芯片要每隔10個(gè)時(shí)鐘周期采樣TXD[1:0]上的數(shù)據(jù)，而MAC層發(fā)送的每個(gè)數(shù)據(jù)會(huì)在TXD[1:0]上保留10個(gè)周期。發(fā)送部分的波形圖如下圖13RMII發(fā)送部分的時(shí)序關(guān)系圖RMII接口的接收部分包括CRS_DV

9、(載波和數(shù)據(jù)有效)、RXD[1:0](接收數(shù)據(jù))、RX_ER(接收出錯(cuò))三類信號(hào)線，其中RXD[1:0]和RX_ER與時(shí)鐘CLK_REF同步，而CRS_DV信號(hào)與時(shí)鐘是異步的。當(dāng)物理層接收到有效的載波信號(hào)后，CRS_DV信號(hào)變?yōu)橛行?，此時(shí)如果FIFO中還沒(méi)有數(shù)據(jù)，則它會(huì)送出全零的數(shù)據(jù)給RXD[1:0]，然后當(dāng)FIFO中填入有效的數(shù)據(jù)幀，數(shù)據(jù)幀的開頭是“1010......”交叉的前導(dǎo)碼，所以在RXD[1:0]上會(huì)出現(xiàn)“01”的比特，MA

10、C層芯片會(huì)檢測(cè)這一過(guò)程，從而開始一幀數(shù)據(jù)的接收。當(dāng)外部載波信號(hào)消失后，CRS_DV會(huì)變?yōu)闊o(wú)效，但如果FIFO中還有數(shù)據(jù)要發(fā)送時(shí)，CRS_DV在下一周期又會(huì)變?yōu)橛行В缓笤贌o(wú)效再有效，直到FIFO中數(shù)據(jù)發(fā)送完為止。在接收過(guò)程中如果出現(xiàn)無(wú)效的載波信號(hào)或無(wú)效的數(shù)據(jù)編碼，則RX_ER會(huì)變?yōu)橛行В硎疚锢韺有酒邮粘鲥e(cuò)。在100M以太網(wǎng)速率中，MAC層芯片要每個(gè)時(shí)鐘采樣一次RXD[1:0]上的數(shù)據(jù)，在10M以太網(wǎng)速率中，MAC層芯片則每10個(gè)時(shí)鐘