h.264解碼器中宏塊解碼的研究與實現(xiàn)

1、國內圖書分類號：TN47 國際圖書分類號：621.3 工學碩士學位論文 H.264 解碼器中宏塊解碼 的研究與實現(xiàn) 碩 士 研 究 生 ： 付強 導 師： 王明江副教授 申 請 學 位： 工學碩士 學 科 、 專 業(yè)： 微電子學與固體電子學 所 在 單 位： 深圳研究生院 答 辯 日 期： 2007 年 12 月 授予學位單位： 哈爾濱工業(yè)大學 哈爾濱工業(yè)大學工學碩士學位論文 摘 要 隨著一個全新的多媒體時代的到來，數(shù)字視頻信息量與

2、日俱增。為了滿足人們對數(shù)字視頻信息的需求，國際上先后制定了一系列視頻編解碼標準，包括 ISO/IEC 制定的 MPEG-x 系列和 ITU-T 制定的 H.26x 系列。為了實現(xiàn)更高的壓縮比、良好的網(wǎng)絡親和性，兩大組織于 2003 年正式公布了新一代視頻壓縮標準 H.264。該標準憑借其高壓縮比和更好的圖像質量，正在被越來越廣泛的使用，但是這些編解碼效率的提高是以增加編解碼的復雜度為代價的，所以對編解碼器的算法和硬件結構設計提出了更高的

3、挑戰(zhàn)。 本文對 H.264 解碼器中的宏塊解碼算法進行了深入的研究，根據(jù)實際要求，設計了合理的宏塊解碼 VLSI 結構，并完成了電路的功能仿真和邏輯綜合。具體內容包括：(1)對 H.264 解碼宏塊幀內預測的多種模式、幀間預測像素插值等核心處理過程進行了詳細的算法研究和電路設計，并完成了RTL 仿真和模塊的邏輯綜合。(2)設計了一種優(yōu)化的反變換、反量化硬件結構，其中利用快速蝶形算法實現(xiàn)了統(tǒng)一的色度和亮度系數(shù)矩陣電路，完成了RTL 代碼設

4、計、功能仿真及邏輯綜合。(3)設計了針對可變長指數(shù)哥倫布碼的解碼電路結構，給出了一種系統(tǒng)解碼時間消耗與系統(tǒng)資源占用較少的硬件設計方案；(4)設計了環(huán)路濾波器的電路結構，并實現(xiàn)了其中的典型電路的VLSI。 本論文電路設計采用 Verilog 硬件描述語言實現(xiàn)，并完成了所有的 RTL代碼的功能仿真與邏輯綜合。本文所設計的宏塊解碼 IP 模塊基于 H.264 baseline，支持 352×288 尺寸的 CIF 圖像，在不到 40