基于usb3.0接口的高速數據傳輸電路設計與實現

1、中北大學學位論文 基于 USB3.0 接口的高速數據傳輸電路設計與實現 摘 要 數據記錄器作為一種重要的機載設備， 主要用于采集存儲飛行時的海量數據。 由于數據量多達幾十個 GB，甚至上百 GB，因此，如何提高海量數據傳入計算機的時間就成為制約存儲測試系統發(fā)展的一個重要因素。USB3.0 接口在市場上已經廣泛普及，具有即插即用、傳輸速度快、兼容性強的優(yōu)點，已經成為計算機與外部設備通信的標準總線， 其最大傳輸帶寬可達 5Gbps。 在此

2、背景下， 本文設計了以 FPGA 為控制中心， DDR2 SDRAM 為高速大容量緩存，USB3.0 接口作為與計算機進行數據通信接口的高速數據傳輸電路，實現了將記錄器中的大容量數據高速可靠的傳入計算機。 論文首先對課題研究背景、國內外發(fā)展現狀和 USB3.0 接口協議進行了介紹，然后根據大容量數據記錄器的任務設計要求，在提出總體方案的基礎上設計了基于 ECC 校驗算法的大容量 FLASH 存儲器，并構建了 USB3.0+FPGA+DD

3、R2 SDRAM 的高速數據傳輸電路系統框架。之后著重對高速數據傳輸電路的設計進行了詳細說明，并對 DDR2和 FPGA 之間的接口信號進行了信號完整性仿真分析， 確定了布局布線規(guī)則； 在軟件設計部分，結合大容量記錄器的高速數據傳輸過程，設計了一種以 FPGA 內部的片上小FIFO+DDR2 SDRAM 為架構的高速緩存器， 開發(fā)了 USB3.0 的固件程序， 設計了 USB3.0在從 FIFO（SLAVE FIFO）工作模式下的 GP

4、IF II 狀態(tài)機，完成了 VHDL 控制程序的編寫。 在論文結束部分， 給出了 FLASH 的 ECC 校驗測試結果和高速數據傳輸電路的測試結果。 本文設計的高速數據傳輸電路是通過 USB3.0 接口來實現的與計算機之間進行數據傳輸，穩(wěn)定的實現了 150MB/s 的數據傳輸，解決了大容量記錄器的數據傳輸速度瓶頸。而且通過利用 FPGA 的高速并行性和易于配置性應用到諸如圖像數據的實時采集傳輸等方面也具有一定的參考作用。 關鍵詞：USB

5、3.0，DDR2 SDRAM，FPGA，信號完整性分析，高速數據傳輸中北大學學位論文 recorder performance improvement. In addition, this research in this dissertation also could be as a reference to the image data with high speed and high capacity. Key words： US