低信噪比SC-FDE系統(tǒng)同步算法研究及其FPGA實(shí)現(xiàn).pdf

1、單載波頻域均衡（Single Carrier Frequency Domain Equalization, SC-FDE）技術(shù)由于其出色的抗多徑衰落的能力，以及較低的硬件實(shí)現(xiàn)復(fù)雜度，正逐漸成為寬帶無線通信技術(shù)的重要組成部分，同時(shí)作為正交頻分復(fù)用（OFDM）技術(shù)的補(bǔ)充和發(fā)展，已經(jīng)成功應(yīng)用于3GPP長(zhǎng)期演進(jìn)（LTE）系統(tǒng)中的上行鏈路。目前關(guān)于SC-FDE技術(shù)的研究主要集中在較高信噪比條件下的無線通信系統(tǒng)中，但實(shí)際上無論是在民用通信領(lǐng)域還是軍

2、事通信領(lǐng)域，都對(duì)低信噪比條件下 SC-FDE技術(shù)的研究提出了需求，典型的代表如基于空白電視頻段的“Weightless”標(biāo)準(zhǔn)。作為一種寬帶無線通信技術(shù)，SC-FDE系統(tǒng)對(duì)時(shí)頻同步誤差非常敏感，接收端信號(hào)的同步精度直接影響到系統(tǒng)的性能。
　　論文對(duì)低信噪比條件下 SC-FDE系統(tǒng)的同步算法進(jìn)行了研究，主要的工作和創(chuàng)新點(diǎn)包括：
　?。?）通過比較目前常見SC-FDE系統(tǒng)同步算法的優(yōu)缺點(diǎn)，以及這些同步算法在低信噪比條件下的性能分析

3、，論文借鑒了Tufvesson同步算法的基本思想，提出了兩種低信噪比條件下 SC-FDE系統(tǒng)的同步算法。論文提出的算法解決了Tufvesson同步算法頻偏估計(jì)精度和頻偏估計(jì)范圍相互制約的問題，并且通過對(duì)符號(hào)定時(shí)估計(jì)點(diǎn)的位置進(jìn)行修正，保證了在多徑信道條件下，符號(hào)定時(shí)估計(jì)的正確性。同時(shí)論文還給出了這兩種同步算法在高斯白噪聲（AWGN）信道和多徑信道條件下的Matlab仿真分析，說明了同步算法的正確性。
　?。?）在同步算法設(shè)計(jì)時(shí)，考慮

4、到基于結(jié)構(gòu)1的同步算法在利用FPGA進(jìn)行實(shí)現(xiàn)時(shí)，資源消耗過大，論文提出了基于結(jié)構(gòu)2的同步算法。雖然基于結(jié)構(gòu)2的同步算法會(huì)在一定程度上降低系統(tǒng)的信息傳輸效率，但是卻可以大大減少 FPGA實(shí)現(xiàn)所消耗的資源，并且理論上可以實(shí)現(xiàn)和基于結(jié)構(gòu)1同步算法一樣的同步性能。最后論文利用 FPGA實(shí)現(xiàn)了基于結(jié)構(gòu)2的同步算法，并且通過硬件測(cè)試說明了FPGA設(shè)計(jì)的有效性。
　　單載波頻域均衡（Single Carrier Frequency Domain

5、 Equalization, SC-FDE）技術(shù)由于其出色的抗多徑衰落的能力，以及較低的硬件實(shí)現(xiàn)復(fù)雜度，正逐漸成為寬帶無線通信技術(shù)的重要組成部分，同時(shí)作為正交頻分復(fù)用（OFDM）技術(shù)的補(bǔ)充和發(fā)展，已經(jīng)成功應(yīng)用于3GPP長(zhǎng)期演進(jìn)（LTE）系統(tǒng)中的上行鏈路。目前關(guān)于SC-FDE技術(shù)的研究主要集中在較高信噪比條件下的無線通信系統(tǒng)中，但實(shí)際上無論是在民用通信領(lǐng)域還是軍事通信領(lǐng)域，都對(duì)低信噪比條件下 SC-FDE技術(shù)的研究提出了需求，典型的代表如

6、基于空白電視頻段的“Weightless”標(biāo)準(zhǔn)。作為一種寬帶無線通信技術(shù)，SC-FDE系統(tǒng)對(duì)時(shí)頻同步誤差非常敏感，接收端信號(hào)的同步精度直接影響到系統(tǒng)的性能。
　　論文對(duì)低信噪比條件下 SC-FDE系統(tǒng)的同步算法進(jìn)行了研究，主要的工作和創(chuàng)新點(diǎn)包括：
　　（1）通過比較目前常見SC-FDE系統(tǒng)同步算法的優(yōu)缺點(diǎn)，以及這些同步算法在低信噪比條件下的性能分析，論文借鑒了Tufvesson同步算法的基本思想，提出了兩種低信噪比條件下 S

7、C-FDE系統(tǒng)的同步算法。論文提出的算法解決了Tufvesson同步算法頻偏估計(jì)精度和頻偏估計(jì)范圍相互制約的問題，并且通過對(duì)符號(hào)定時(shí)估計(jì)點(diǎn)的位置進(jìn)行修正，保證了在多徑信道條件下，符號(hào)定時(shí)估計(jì)的正確性。同時(shí)論文還給出了這兩種同步算法在高斯白噪聲（AWGN）信道和多徑信道條件下的Matlab仿真分析，說明了同步算法的正確性。
　?。?）在同步算法設(shè)計(jì)時(shí)，考慮到基于結(jié)構(gòu)1的同步算法在利用FPGA進(jìn)行實(shí)現(xiàn)時(shí)，資源消耗過大，論文提出了基于結(jié)