雷達(dá)信號處理機(jī)高速大容量存儲系統(tǒng)設(shè)計實(shí)現(xiàn).pdf

1、合成孔徑雷達(dá)由于具有全天候、全天時成像的特點(diǎn)和遠(yuǎn)距離成像以及高分辨率成像等優(yōu)點(diǎn)而被廣泛的應(yīng)用于軍事領(lǐng)域和民用領(lǐng)域。隨著SAR成像算法的不斷深入研究發(fā)展,對SAR成像實(shí)時信號處理機(jī)的要求也越來越高。同時對作為處理機(jī)重要組成部分的存儲系統(tǒng)也提出了更加苛刻的要求。
　　本文旨在根據(jù)具體的SAR成像實(shí)時信號處理機(jī)項(xiàng)目指標(biāo)和要求,設(shè)計實(shí)現(xiàn)處理機(jī)的存儲系統(tǒng),包括硬件電路的設(shè)計,PCB的設(shè)計,FPGA讀寫控制邏輯以及壞塊處理及更新的設(shè)計。文中詳

2、細(xì)的敘述了上述設(shè)計的總體思路,存儲組織架構(gòu),操作流程和設(shè)計細(xì)節(jié),并且詳細(xì)說明了設(shè)計完成的存儲系統(tǒng)的板卡調(diào)試驗(yàn)證。最終實(shí)現(xiàn)了對雷達(dá)回波信號的高速大容量存儲,經(jīng)過分析可實(shí)現(xiàn)3U單板1TB的存儲容量和1GB/s的存儲速度。
　　同時,本文還對ECC校驗(yàn)算法進(jìn)行了研究,設(shè)計實(shí)現(xiàn)了基于BCH編解碼的8位ECC校驗(yàn)算法。在簡要介紹了BCH編解碼算法的同時詳細(xì)敘述了其在FPGA中的實(shí)現(xiàn),并在成功實(shí)現(xiàn)功能仿真驗(yàn)證的基礎(chǔ)上進(jìn)行了板卡調(diào)試驗(yàn)證,實(shí)現(xiàn)了