基于先進半導體器件模型仿真的單粒子效應研究.pdf

1、現(xiàn)代集成電路作為電子信息設備的核心取得了廣泛的應用，其穩(wěn)定性一直得到各界關注。隨著現(xiàn)代集成電路工藝特征尺寸的不斷縮小，在先進工藝下，使用先進Tri-Gate結構的FinFET器件引入設計和制造，保證了集成電路產業(yè)遵循著摩爾定律穩(wěn)定的發(fā)展進步，在這期間，器件結構從大尺寸工藝節(jié)點的平面結構變化為全新的三維結構，這種變化伴隨著設計和制造工藝的進步，使得之前忽視的單粒子效應對集成電路的影響和損毀不斷增加。
　　本論文的重點是基于現(xiàn)代集成電

2、路制造的工藝步驟，通過集成電路計算機工藝模擬，基于已有的部分資料，建立28nm工藝節(jié)點Tri-Gate結構N-type的FinFET器件，并基于建立的FinFET器件模型，針對先進工藝下應用廣泛的SRAM單元電路進行器件-電路混合仿真，得到各種結構SRAM單元電路在先進工藝節(jié)點下對于抗單粒子效應能力的評估，這些結果對于后續(xù)針對先進工藝和先進結構的 SRAM單元抗單粒子效應加固具有一定的指導意義。
　　本文的主要工作覆蓋了：

3、　　1.本文將使用 Synopsys.Inc提供的 TCAD工藝套件的 SProcess工藝仿真軟件，依據(jù)已有的部分FinFET器件工藝參數(shù)，建立基于六管SRAM單元電路的25nm溝道長度的N溝道FinFET器件三維器件模型，進行FinFET器件電學性能仿真，并根據(jù)TSMC和Toshiba提供的FinFET工藝和電學參數(shù)進行模型校正，保證本文建立的FinFET器件的電學性能和后續(xù)單粒子效應研究分析的準確性。
　　2.研究不同因素對

4、于FinFET器件的單粒子效應影響，這是后續(xù)FinFET器件-電路混合仿真的研究基礎。在本文中，分析了FinFET器件不同敏感存儲節(jié)點，不同外部電壓偏置，不同器件外部供電電壓對于單粒子效應的反饋和影響。
　　3.進行先進半導體器件-電路混合仿真，在 Linux系統(tǒng)上搭建 TCAD+SPICE混合仿真平臺?；旌戏抡嬖诳刂芁ET的情況下，分析標準六管SRAM單元電路對于單粒子翻轉（SEU）閾值的情況，并通過加強單元電路設計，分析10管