網(wǎng)絡(luò)信息安全硬件加密技術(shù)的研究與FPGA實現(xiàn).pdf

1、隨著計算機網(wǎng)絡(luò)技術(shù)的快速發(fā)展，特別是新興物聯(lián)網(wǎng)行業(yè)的興起，導致信息安全問題越來越受到人們的普遍重視。手持智能終端，機頂盒，物聯(lián)網(wǎng)終端等運算資源有限的網(wǎng)絡(luò)設(shè)備隨著其大規(guī)模的普及暴露的安全問題和隱私問題也越來越多，由于采用傳統(tǒng)的軟件加密技術(shù)，已經(jīng)越來越不能滿足信息安全對運算速度和系統(tǒng)安全性的需求。很多涉及個人隱私安全的系統(tǒng)中，比如金融 IC卡，密碼卡，USB加密狗，網(wǎng)絡(luò)加密卡等，都是采用硬件加密技術(shù)實現(xiàn)快速的加密和更安全的隱私信息防護，利用

2、硬件加密網(wǎng)絡(luò)信息已成為構(gòu)造網(wǎng)絡(luò)信息安全重要的一環(huán)，結(jié)合近年來熱門的物理不可克隆技術(shù)（PUF），實現(xiàn)硬件的克隆防護，增加了硬件加密系統(tǒng)的安全性和完整性。
　　本文正是在這種背景下，結(jié)合當前物聯(lián)網(wǎng)行業(yè)網(wǎng)絡(luò)信息安全的需要，對網(wǎng)絡(luò)信息安全硬件加密技術(shù)進行研究，并結(jié)合可編程門陣（FPGA），采用自頂向下的設(shè)計模式，實現(xiàn)在網(wǎng)絡(luò)數(shù)據(jù)鏈路層采用高級機密算法標準（AES）加密網(wǎng)絡(luò)傳輸層數(shù)據(jù)。
　　本研究課題的主要研究內(nèi)容為：
　　1．分

3、析目前常用的網(wǎng)絡(luò)信息加密算法，對常用密碼算法的安全性，算法復雜度，硬件并行實現(xiàn)的難度，抗攻擊防護能力，密鑰存儲安全等，進行分析比較，比較硬件加密與軟件加密的特點，最后分析最后以研究AES加密算法的數(shù)學原理，采用二級流水線的設(shè)計實現(xiàn)硬件描述語言。
　　2．研究以太網(wǎng)絡(luò)協(xié)議，對以太網(wǎng)絡(luò)幀的封裝格式，數(shù)據(jù)鏈路層，網(wǎng)絡(luò)層，傳輸層，以及傳輸層中的傳輸控制協(xié)議（TCP）和用戶數(shù)據(jù)報協(xié)議（UDP）進行詳細的研究，結(jié)合硬件描述語言和PHY芯片，實

4、現(xiàn)從鏈路層到網(wǎng)絡(luò)層再到傳輸層的幀解包和從傳輸層到網(wǎng)絡(luò)層再到鏈路層的封包。
　　3.結(jié)合可編程門陣（FPGA），實現(xiàn)加密算法模塊、解密算法和網(wǎng)絡(luò)封包解包模塊的調(diào)度處理實現(xiàn)，結(jié)合FPGA內(nèi)部存儲器實現(xiàn)網(wǎng)絡(luò)信息加密處理模塊的配置處理，依據(jù)網(wǎng)絡(luò)信息處理實現(xiàn)的特點實現(xiàn)高速數(shù)據(jù)緩存的調(diào)度，以提高硬件加密系統(tǒng)的數(shù)據(jù)吞吐率，并根據(jù)FPGA內(nèi)部結(jié)構(gòu)的特點做一些相應的優(yōu)化。
　　4．對實現(xiàn)的硬件描述語言（VHDL）采用新思科技（Synopsys

5、）的 VCS工具的進行仿真驗證，首先驗證各個子模塊邏輯功能是否正確，然后聯(lián)合驗證系統(tǒng)頂層模塊的處理實現(xiàn)正確性，完備性。功能仿真通過以后，利用Altera的QuartII的工具進行綜合分析和時序分析，最后把配置文件加載到FPGA，結(jié)合計算機輔助工具進行物理實體驗證。
　　5．實現(xiàn)并利用物理不可克隆技術(shù)，利用QuartII的增量編譯等功能實現(xiàn)對PUF參數(shù)的采集和分析其穩(wěn)定性，利用PUF對FPGA的配置信息和相關(guān)的電路進行防護，以實現(xiàn)系