基于眾核平臺(tái)的多路超高清實(shí)時(shí)編碼系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn).pdf

1、隨著視頻業(yè)務(wù)的普及和終端智能設(shè)備的不斷發(fā)展，人們對(duì)于視頻服務(wù)的畫(huà)質(zhì)質(zhì)量和分辨率的要求不斷提高,這對(duì)視頻編碼的壓縮率和處理性能提出了更高的要求。作為新一代的視頻壓縮標(biāo)準(zhǔn)，HEVC在相同主觀質(zhì)量下比目前主流H.264的壓縮率提高了一倍，具有廣闊的應(yīng)用前景。但HEVC的運(yùn)算復(fù)雜度更高，基于傳統(tǒng)的單核處理器很難實(shí)現(xiàn)超高清實(shí)時(shí)HEVC編碼器。近年來(lái)，眾核處理器的發(fā)展成熟，其強(qiáng)大的并行運(yùn)算能力為超高清HEVC編碼器提供了一個(gè)很好的實(shí)現(xiàn)平臺(tái)。

2、　　本文基于多片眾核處理器平臺(tái)實(shí)現(xiàn)了一套多路超高清HEVC實(shí)時(shí)編碼系統(tǒng)，包括從多路視頻源的輸入采集、壓縮編碼、碼流復(fù)用輸出到解碼端的實(shí)時(shí)呈現(xiàn)輸出的全鏈路。針對(duì)多路視頻以及超高清 HEVC視頻編碼所引入的碼率波動(dòng)性和突發(fā)性，本文提出了有效的閉環(huán)碼率控制并結(jié)合場(chǎng)景切換檢測(cè)，實(shí)現(xiàn)對(duì)編碼器輸出碼率的精確控制。為了降低系統(tǒng)端到端延時(shí)，本文設(shè)計(jì)了系統(tǒng)鏈路中各個(gè)緩沖器的緩存控制機(jī)制，實(shí)現(xiàn)系統(tǒng)的穩(wěn)定和恒定延時(shí)。針對(duì)實(shí)時(shí)系統(tǒng)中的時(shí)鐘不同步問(wèn)題，本文在利用