面向大數(shù)據(jù)的CPU-GPU-FPGA計(jì)算平臺(tái)研究.pdf

1、大數(shù)據(jù)已經(jīng)是與人們生活息息相關(guān)的科學(xué)技術(shù)，并且隨著互聯(lián)網(wǎng)以及物聯(lián)網(wǎng)的普及發(fā)展，大數(shù)據(jù)將會(huì)給現(xiàn)代社會(huì)帶來(lái)更大的商業(yè)價(jià)值。在大數(shù)據(jù)時(shí)代，由于處理的數(shù)據(jù)量龐大以及數(shù)據(jù)處理算法的改進(jìn)，僅使用CPU對(duì)海量數(shù)據(jù)進(jìn)行分析會(huì)導(dǎo)致效率低下。因此人們開(kāi)始構(gòu)建新的計(jì)算架構(gòu)來(lái)提升大數(shù)據(jù)處理的性能。人們首先將GPU應(yīng)用于大數(shù)據(jù)處理中。GPU雖然沒(méi)有CPU復(fù)雜的控制邏輯，但是其具有 CPU不能比擬的數(shù)量眾多的計(jì)算資源，并且 GPU的結(jié)構(gòu)類(lèi)型非常統(tǒng)一，適合于對(duì)大量數(shù)

2、據(jù)進(jìn)行并行計(jì)算。隨后，F(xiàn)PGA開(kāi)始進(jìn)入人們的視線。FPGA同樣具有豐富的計(jì)算資源，并且具有低功耗，高吞吐量等優(yōu)點(diǎn)。多塊 FPGA組成的集群將具有類(lèi)似GPU的圖像處理能力，而功耗更低。
　　本研究使用FPGA和GPU兩種不同類(lèi)型的芯片，將它們與CPU組成了CPU-FPGA和CPU-GPU兩種計(jì)算平臺(tái)。為了應(yīng)對(duì)當(dāng)今大數(shù)據(jù)的計(jì)算挑戰(zhàn)，我們?cè)贑PU-FPGA計(jì)算平臺(tái)中運(yùn)行大數(shù)據(jù)計(jì)算中的浮點(diǎn)數(shù)矩陣乘法運(yùn)算，在CPU-GPU計(jì)算平臺(tái)中運(yùn)行大數(shù)

3、據(jù)分析中的最常用的機(jī)器學(xué)習(xí)算法。在CPU-FPGA計(jì)算平臺(tái)中，解決了CPU與多塊zeaboard開(kāi)發(fā)板通信的問(wèn)題，ARM與FPGA通信的問(wèn)題，并使用Verilog硬件描述語(yǔ)言設(shè)計(jì)并實(shí)現(xiàn)了浮點(diǎn)數(shù)矩陣乘法系統(tǒng)。整個(gè)計(jì)算平臺(tái)可以實(shí)現(xiàn)：CPU將待計(jì)算的浮點(diǎn)數(shù)矩陣通過(guò)以太網(wǎng)分別發(fā)送至多塊FPGA，F(xiàn)PGA計(jì)算完畢后將計(jì)算結(jié)果發(fā)送回CPU。在CPU-GPU計(jì)算平臺(tái)中，針對(duì)機(jī)器學(xué)習(xí)中的神經(jīng)網(wǎng)絡(luò)和卷積神經(jīng)網(wǎng)絡(luò)算法提出了并行訓(xùn)練的方法。根據(jù)提出的并行訓(xùn)練