2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩74頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、在日常的科研和工程實踐中,許多物理量的測量都需要以時間作為尺度進行量化。特別在航空航天測控領(lǐng)域,時間基準和時間同步的精度直接影響測控系統(tǒng)對于飛行控制和測量數(shù)據(jù)的準確性。針對目前精密時間基準測試儀器測量分辨率低、測量范圍小、精度不高、設(shè)計復(fù)雜等不足,結(jié)合最新的時間-數(shù)字轉(zhuǎn)換技術(shù),在簡化設(shè)計的基礎(chǔ)上實現(xiàn)基準偏差的連續(xù)、大量程和精確測量。
  本文首先在介紹和分析目前幾種常用時間-數(shù)字轉(zhuǎn)換技術(shù)優(yōu)缺點的基礎(chǔ)上,根據(jù)系統(tǒng)具體的功能和性能指標

2、要求,設(shè)計采用了直接脈沖計數(shù)法與抽頭延遲線法相結(jié)合的方法實現(xiàn)基準偏差的精確測量,并在此基礎(chǔ)上設(shè)計了系統(tǒng)的總體方案。同時通過對系統(tǒng)測量結(jié)果進行誤差分析,選擇合適的數(shù)據(jù)處理方法降低干擾對結(jié)果數(shù)據(jù)的影響。其次,根據(jù)系統(tǒng)的總體方案設(shè)計進行軟硬件設(shè)計。系統(tǒng)采用FPGA芯片為系統(tǒng)邏輯時序控制核心,采用VHDL硬件編程語言實現(xiàn)基準脈沖信號參數(shù)配置和信息提取,并通過時序邏輯控制兩片TDC-GP2時間測量芯片和高速脈沖計數(shù)器實現(xiàn)基準偏差的連續(xù)精確測量;采

3、用基于WINCE6.0系統(tǒng)的ARM平臺為參數(shù)設(shè)置和數(shù)據(jù)處理終端,采用C#程序語言編寫數(shù)據(jù)收發(fā)程序、數(shù)據(jù)處理程序和圖形化顯示程序,實現(xiàn)系統(tǒng)基準脈沖信息和本地基準偏差測量結(jié)果的顯示和儲存。最后,通過設(shè)計模擬的應(yīng)用環(huán)境進行功能和性能測試。實驗結(jié)果表明,系統(tǒng)可以實現(xiàn)時間基準偏差的連續(xù)測量以及數(shù)據(jù)處理方法的有效性,驗證了系統(tǒng)可以實現(xiàn)測量范圍1ns~1.2s,最高分辨率100ps,測量精度可以達到設(shè)定值的0.0015%±0.3ns,同時在保證系統(tǒng)功

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論