基于余弦自卷積窗改進(jìn)FFT電力諧波檢測(cè)算法研究.pdf

1、準(zhǔn)確檢測(cè)諧波參量已成為減少諧波污染、防止諧波危害和維護(hù)電網(wǎng)安全運(yùn)行的前提和關(guān)鍵。快速傅里葉變換算法由于其原理簡(jiǎn)單且易于在硬件電路中實(shí)現(xiàn)，已成為一種典型的諧波檢測(cè)方法。非同步采樣時(shí)，直接應(yīng)用FFT進(jìn)行諧波檢測(cè)容易產(chǎn)生頻譜泄露和柵欄效應(yīng)，無法準(zhǔn)確地檢測(cè)出諧波參量。采用性能優(yōu)良的窗函數(shù)，對(duì)信號(hào)進(jìn)行時(shí)域加窗，可有效抑制頻譜泄露;對(duì)離散頻譜進(jìn)行插值校正，可減少柵欄效應(yīng)引起的誤差。
　　本文針對(duì)FFT諧波檢測(cè)中存在的以上兩個(gè)問題，從已有的經(jīng)典

2、窗出發(fā)，觀察其頻譜特性，為構(gòu)建新型窗函數(shù)及其改進(jìn)FFT電力諧波分析方法奠定基礎(chǔ)。本文的主要工作有:
　　(1)本文在分析余弦窗函數(shù)的基礎(chǔ)上，選用旁瓣性能優(yōu)越的4項(xiàng)5階Nuttall窗和5項(xiàng)最速旁瓣衰減窗(MSD)作為母窗構(gòu)建4項(xiàng)5階Nuttall窗自卷積窗和5項(xiàng)最速旁瓣衰減自卷積窗。與經(jīng)典的余弦窗函數(shù)相比，余弦自卷積窗函數(shù)的旁瓣性能更為優(yōu)越，進(jìn)一步抑制了頻譜泄露，且隨著卷積階數(shù)的增加，其快速降低的旁瓣峰值電平和旁瓣衰減速率都使得其

3、抑制頻譜泄露的能力迅速增強(qiáng)。同時(shí)利用頻點(diǎn)附近的四根譜線，構(gòu)建基于5項(xiàng)MSD自卷積窗四譜線插值FFT算法;利用相位差算法，構(gòu)建基于4項(xiàng)5階Nuttall窗自卷積窗的相位差FFT算法。
　　(2)介紹了介損角的測(cè)量原理，并將基于余弦混合卷積窗三譜線插值FFT算法和基于五項(xiàng)MSD窗改進(jìn)四譜線插值算法引入到介損角的檢測(cè)中，運(yùn)用多項(xiàng)式擬合的方式推導(dǎo)出幾種混合余弦卷積窗的三譜線插值多項(xiàng)式和常用窗函數(shù)的四譜線插值多項(xiàng)式，同時(shí)利用主瓣內(nèi)任意相鄰兩

4、譜線相角相差π（或者-π）的特性，減少四譜線插值參數(shù)檢測(cè)過程中的求模運(yùn)算次數(shù)，一定程度上減少了計(jì)算量。仿真結(jié)果表明，本章所提的基于余弦混合卷積窗三譜線插值FFT算法和基于五項(xiàng)MSD自卷積窗改進(jìn)四譜線插值算法在進(jìn)行介損角的檢測(cè)時(shí)，與常規(guī)的加窗插值算法相比，仍具有很高的介損角檢測(cè)精度，且與常規(guī)算法相比，一定程度上減少了計(jì)算量。
　　(3)在了解FFT_IP核、Verilog語法的基礎(chǔ)上，驅(qū)動(dòng)FFT_IP核完成基于FPGA的FFT運(yùn)算，