8通道PipelineADC的研究.pdf

1、隨著無線通信技術、集成電路的快速發(fā)展，高速高精度的模數(shù)轉換器，繼續(xù)成為一個現(xiàn)代通信系統(tǒng)的主要構建模塊。目前，在高速與高精度之間達到最好折中的模數(shù)轉換器只有流水線模數(shù)轉換器（Pipeline ADC）。經過長期研究，這種結構的單通道Pipeline ADC的性能在特定條件下基本達到了極限，尤其是轉換速率。
　　在這種背景下，多通道Pipeline ADC突破了單通道Pipeline ADC采樣率的瓶頸。但是，通道之間的失配影響著多通

2、道Pipeline ADC的精度。這種失配包括：失調、增益、帶寬、參考電壓、采樣時刻等的偏差。
　　目前，隨著電子設備工作速率的提高，應用在其中的ADC的轉換速率也需要提高。提高采樣率的方法有兩種，一種是改善工藝，另一種就是用多通道ADC并行工作來達到較高采樣率，由于目前工藝已經比較先進了，因此一般采取第二種方法。當對一個模擬信號進行處理時，可以將信號通過一個多路選擇器對通道進行選擇，選中的通道對此刻的輸入信號進行處理，多通道交替

3、對模擬輸入信號進行采樣，這樣就可以提高采樣率。因此，本文設計了一種8通道的Pipeline ADC，此設計中子通道ADC的精度為14比特，采樣率為12.5 MHz，那么8通道就可以獲得100 MHz的采樣率。在0.5μm CSMC CMOS的工藝條件下，根據(jù)增益、帶寬、功耗、噪聲等的折中考慮，確定了子通道ADC由12級1.5比特和1級2比特Flash ADC組成。其中，兩相不交疊時鐘分別控制奇數(shù)子級與偶數(shù)子級交替工作，各級經過延遲對準與

4、冗余校準，最終由雙端口輸出14位數(shù)字信號。
　　在8通道的Pipeline ADC的子通道ADC中，設計了關鍵電路模塊：余量增益電路、跨導運算放大器、動態(tài)比較器、共模反饋電路和延時校準電路；在系統(tǒng)級電路中，設計了關鍵的芯片級模塊：參考電壓產生電路、帶隙基準產生電路、偏置電流產生電路、時鐘控制電路、復位電路、時鐘樹。并對這些模塊以及整個系統(tǒng)進行了仿真，基本能夠達到本設計的要求。最終用0.5μm CSMC CMOS工藝，三層金屬，兩層