基于CMOS工藝低相位噪聲LC VCO優(yōu)化設(shè)計(jì).pdf

1、鎖相環(huán)最大的應(yīng)用價(jià)值是能夠從極具嗜雜的環(huán)境中提出精準(zhǔn)信號，這使其被廣泛地應(yīng)用在通信領(lǐng)域，如無線收發(fā)系統(tǒng)的本振信號鎖定。在PLL環(huán)路中壓控振蕩器是必需的部分，其相位噪聲指標(biāo)決定了無線收發(fā)機(jī)的性能，但由于集成電感較低的品質(zhì)因數(shù)、晶體管的閃爍噪聲及供電模塊的噪聲等因素，工作在高頻段的低相位噪聲壓控振蕩器的設(shè)計(jì)成為了難點(diǎn)。本文基于COMS工藝設(shè)計(jì)的S波段LC VCO實(shí)現(xiàn)了很好的相位噪聲性能，可以給無線通信系統(tǒng)提供良好的本地振蕩信號。
　　

2、本文首先介紹了振蕩器的發(fā)展現(xiàn)狀及工作原理，其次闡述了壓控振蕩器的數(shù)學(xué)模型和重要性能參數(shù)，對比分析了LC VCO和環(huán)形振蕩器的電路結(jié)構(gòu)，最后結(jié)合PLL的應(yīng)用要求，對LC VCO結(jié)構(gòu)進(jìn)行了設(shè)計(jì)。
　　整體電路設(shè)計(jì)分為兩個(gè)方面:其一，在降低LC VCO自身噪聲和擴(kuò)大調(diào)諧范圍方面，設(shè)計(jì)了新型開關(guān)電容陣列，實(shí)現(xiàn)了數(shù)字調(diào)諧;使用了噪聲濾波技術(shù)，減少了外界噪聲干擾;優(yōu)化了集成電感，提高了諧振網(wǎng)絡(luò)品質(zhì)因數(shù)。其二，在降低電源模塊線性穩(wěn)壓器的噪聲方面

3、，設(shè)計(jì)了預(yù)穩(wěn)壓模塊結(jié)構(gòu)的LDO，精簡了帶隙基準(zhǔn)電路，并將兩個(gè)誤差放大器共用一個(gè)電流鏡電路，降低了誤差放大器的噪聲。
　　在版圖設(shè)計(jì)方面，從減少寄生電阻電容、滿足諧振網(wǎng)路對稱性角度規(guī)劃了LC VCO版圖;從整體布局和降低噪聲角度設(shè)計(jì)了LDO版圖，并與PLL整體版圖相匹配。提取寄生參數(shù)后對LC VCO和電源模塊LDO進(jìn)行了仿真，仿真結(jié)果均達(dá)到設(shè)計(jì)要求。在流片期間設(shè)計(jì)了PCB測試板，并對整體PLL芯片的各項(xiàng)性能指標(biāo)完成了測試，其中還重點(diǎn)