基于FPGA的SSD控制器設計與實現(xiàn).pdf

1、隨著計算機技術(shù)的飛速發(fā)展，CPU運算速度的越來越快，傳統(tǒng)的機械式硬盤的讀取與寫入速度在一定程度上已經(jīng)制約了計算機的發(fā)展。為滿足時代需求讀寫速度更加快捷的固態(tài)硬盤因此產(chǎn)生。目前較為主流的固態(tài)硬盤的存儲介質(zhì)是閃存Flash，與機械硬盤相比，采用這種結(jié)構(gòu)可以使固態(tài)硬盤具有更好的防震抗摔性、更高的讀寫速度，更低的功耗以及無噪音、工作范圍大等優(yōu)點。但是Flash經(jīng)過多次擦寫以后，其可靠性會降低。而且外部數(shù)據(jù)的傳輸速度遠遠大于閃存介質(zhì)的固態(tài)硬盤的傳

2、輸速度。為了減少固態(tài)硬盤Flash的擦寫次數(shù)，引入了性價比更高的DDR3 SDRAM作為固態(tài)硬盤的緩存。
　　本文的主要內(nèi)容與具體的研究方向:本文通過對DDR3 SDRAM工作機制和基本結(jié)構(gòu)的分析，結(jié)合JESD79-3E規(guī)范，對DDR3控制器進行深入研究，采用自頂向下的設計思想，模塊化的設計思路，最終確定了采用DDR3作為緩存的SSD控制器的整體設計方案。本文主要采用Verilog HDL語言對DDR3控制器進行設計。設計完成的命

3、令控制模塊，負責控制讀寫操作，初始化操作等功能。
　　在完成控制器設計后，基于Altera公司的StratixⅣ產(chǎn)品，在Quartus11.0開發(fā)環(huán)境下，采用Verilog HDL語言編寫了Test Bench測試平臺。利用Modelsim6.6d仿真工具對控制器的各個模塊進行軟件仿真，并且給出初始化模塊、讀寫模塊等關(guān)鍵子模塊的RTL級仿真結(jié)果，以及在Modelsim中得到的時序圖，驗證控制器能夠正常進行初始化和讀寫操作。并對存儲