12bit連續(xù)時(shí)間Sigma-Delta調(diào)制器的設(shè)計(jì).pdf

1、在現(xiàn)代無線通信系統(tǒng)中，ADC(模數(shù)轉(zhuǎn)換器)作為連接模擬模塊和數(shù)字基帶不可缺少的一部分，它的性能要求也隨著通信系統(tǒng)的發(fā)展而不斷提高。Sigma-Delta ADC基于過采樣和噪聲整形技術(shù)，具有相對(duì)簡單的模擬電路結(jié)構(gòu)和對(duì)元器件之間的匹配不敏感等特點(diǎn)，方便與數(shù)字電路集成，逐漸成為了研究的熱點(diǎn)。連續(xù)時(shí)間Sigma-delta ADC相對(duì)于離散型結(jié)構(gòu)有具有高速、低功耗等優(yōu)點(diǎn)，更加適合應(yīng)用于現(xiàn)代通信系統(tǒng)。
　　論文設(shè)計(jì)了一款連續(xù)時(shí)間Sigma

2、-Delta調(diào)制器。介紹了連續(xù)時(shí)間Sigma-Delta調(diào)制器的基本概念和結(jié)構(gòu)，綜述了Sigma-Delta調(diào)制器的國內(nèi)外研究現(xiàn)狀，比較了量化器的不同結(jié)構(gòu)，根據(jù)系統(tǒng)指標(biāo)要求，通過MATLAB下simulink工具對(duì)系統(tǒng)進(jìn)行建模，確定了五階一位的量化結(jié)構(gòu)，并加入前饋結(jié)構(gòu)來降低系統(tǒng)的功耗，得到適用于實(shí)際電路的積分器系數(shù)。論文對(duì)調(diào)制器中的非理想因素進(jìn)行了量化分析，設(shè)計(jì)了相應(yīng)的關(guān)鍵電路，首級(jí)積分器采用線性度好的RC積分器，后幾級(jí)采用Gm-C積分