14bit單環(huán)結(jié)構(gòu)sigma-delta調(diào)制器設(shè)計.pdf

1、隨著數(shù)字通信技術(shù)和無線傳感器網(wǎng)絡(luò)的不斷發(fā)展，人們對應(yīng)用于其中的關(guān)鍵模塊——模數(shù)轉(zhuǎn)換器(Analog to Digital Converter，ADC)的要求越來越高。高速、高精度、低功耗成為模數(shù)轉(zhuǎn)換器研究領(lǐng)域的熱點。在各種類型的模數(shù)轉(zhuǎn)換器架構(gòu)中，sigma-delta ADC以速度換精度并結(jié)合噪聲整形技術(shù)使得高精度的實現(xiàn)變得相對簡單，sigma-delta ADC幾乎成為了高精度ADC的代名詞。離散時間(Discrete Time，DT

2、)sigma-delta調(diào)制器在速度、精度、帶寬以及功耗等方面有較好的折衷，加上其對模擬器件的匹配性能要求較低，在音頻信號處理等領(lǐng)域得到了持續(xù)的發(fā)展，并在近些年來逐步擴(kuò)展到生物醫(yī)學(xué)信號及工業(yè)信號探測傳感等領(lǐng)域。
　　本文對一款適用于音頻信號、生物信號及工業(yè)信號探測傳感器的sigma-delta ADC(信號帶寬為200kHz，精度14bit)的調(diào)制器部分進(jìn)行研究。本文在介紹了當(dāng)前模數(shù)轉(zhuǎn)換器的研究現(xiàn)狀、ADC的基本原理和sigma-

3、delta ADC的主要性能指標(biāo)的基礎(chǔ)上，分析比較了sigma-delta調(diào)制器的四種結(jié)構(gòu)，進(jìn)而初步確定了本次設(shè)計采用的結(jié)構(gòu)——二階單環(huán)結(jié)構(gòu)。在設(shè)計中首先利用Matlab/Simulink工具對二階sigma-delta調(diào)制器進(jìn)行了完整的行為級建模，并考慮進(jìn)時鐘抖動、開關(guān)熱噪聲、運(yùn)放的非線性因素等電路中的主要非理想因素，以此作系統(tǒng)級的仿真和優(yōu)化，驗證系統(tǒng)的可行性和模型的正確性。為實現(xiàn)模擬電路模塊及系統(tǒng)性能與其物理實現(xiàn)之間的優(yōu)化設(shè)計，本次

4、設(shè)計還基于Verilog-A進(jìn)行了各個模塊及系統(tǒng)的建模。
　　論文采用0.18μm CMOS標(biāo)準(zhǔn)工藝完成了二階調(diào)制器的晶體管級電路設(shè)計，包括兩相非交疊時鐘、自舉開關(guān)、兩級運(yùn)算放大器、開關(guān)電容積分器、比較器、反饋DAC等，完成了版圖設(shè)計和后仿真。后仿真結(jié)果表明，在1V、115.967kHz的正弦輸入信號下，二階調(diào)制器可實現(xiàn)的精度為13.72bit，和14bit的精度指標(biāo)相比有所欠缺。最后基于14bit精度指標(biāo)的要求，對電路進(jìn)行了改進(jìn)