一種維護(hù)Cache一致性的多核處理器建模研究.pdf

1、隨著信息技術(shù)的不斷發(fā)展及處理器在各行各業(yè)中的廣泛應(yīng)用，傳統(tǒng)的單核處理器的計(jì)算速度和性能已經(jīng)不能滿足人們的需求，因此，多核處理器也就應(yīng)運(yùn)而生，CMP（單芯片多處理器）結(jié)構(gòu)作為多核處理器領(lǐng)域中的代表也就成為了研究的熱點(diǎn)。
　　由于處理器和存儲(chǔ)器的速度差距，CMP中采用多級(jí)的Cache結(jié)構(gòu)，多級(jí)結(jié)構(gòu)就導(dǎo)致了Cache一致性問(wèn)題的產(chǎn)生，而一致性協(xié)議的選擇對(duì)CMP的性能有著重要影響，因此，選擇合適的一致性協(xié)議以及如何使用SystemC對(duì)設(shè)計(jì)

2、進(jìn)行建模是本文研究的重點(diǎn)。
　　本文的主要研究?jī)?nèi)容包括：
　　1.研究Cache技術(shù)，包括Cache的基本原理，映射結(jié)構(gòu)，替換策略等，使用SystemC對(duì)Cache結(jié)構(gòu)進(jìn)行建模并進(jìn)行讀寫驗(yàn)證。
　　2.對(duì)現(xiàn)有的幾種Cache一致性協(xié)議進(jìn)行對(duì)比分析，比較它們的優(yōu)缺點(diǎn)，在此基礎(chǔ)上提出一種協(xié)議上的改進(jìn)方案。
　　3.對(duì)整個(gè)多核模型結(jié)構(gòu)進(jìn)行系統(tǒng)設(shè)計(jì)，包括單核模塊的設(shè)計(jì)，一致性協(xié)議模塊的設(shè)計(jì)，互聯(lián)總線的設(shè)計(jì)，最后使用Sys

3、temC語(yǔ)言對(duì)所有的設(shè)計(jì)進(jìn)行建模。
　　4.確定測(cè)試方案，對(duì)整個(gè)多核模型進(jìn)行測(cè)試，通過(guò)交叉編譯工具鏈，在模型上運(yùn)行選定的測(cè)試程序，并通過(guò)調(diào)試和修改保證其功能的正確，然后在模型上對(duì)改進(jìn)的Cache一致性協(xié)議進(jìn)行重點(diǎn)測(cè)試，通過(guò)記錄模型的輸出數(shù)據(jù)，對(duì)協(xié)議改進(jìn)前后的實(shí)驗(yàn)數(shù)據(jù)進(jìn)行對(duì)比分析，結(jié)果表明改進(jìn)的協(xié)議在數(shù)據(jù)的寫回次數(shù)和遠(yuǎn)程無(wú)效次數(shù)都有一定程度的下降，從而減少了數(shù)據(jù)的訪問(wèn)延遲，證明了協(xié)議改進(jìn)的意義。
　　本文通過(guò)使用SystemC