基于SATA接口高速電子存儲(chǔ)陣列的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著科學(xué)信息產(chǎn)業(yè)的發(fā)展，對(duì)高速射頻信號(hào)記錄的精度要求不斷提高，使得信號(hào)采集的持續(xù)時(shí)間增長(zhǎng)，采樣頻率增大。為了使采集的信號(hào)可以實(shí)時(shí)無(wú)損的記錄下來(lái)，研制一種高速大容量的存儲(chǔ)設(shè)備變得十分必要。為了更好的適應(yīng)外場(chǎng)測(cè)試環(huán)境，存儲(chǔ)設(shè)備不僅要具有高速、海量的特點(diǎn)，同時(shí)還應(yīng)具有脫機(jī)運(yùn)行、便于攜帶的特點(diǎn)。
　　本文為了解決對(duì)高速射頻信號(hào)存儲(chǔ)能力的要求，分析各項(xiàng)具體需求，對(duì)存儲(chǔ)技術(shù)進(jìn)行深入研究，給出了高速存儲(chǔ)陣列的系統(tǒng)架構(gòu)并在科研項(xiàng)目中予以應(yīng)用。本存

2、儲(chǔ)系統(tǒng)集成在一片Virtex-5系列FPGA中，以其內(nèi)嵌的硬核PowerPC440作為存儲(chǔ)陣列的控制核心，以EDK作為系統(tǒng)的開發(fā)環(huán)境，以8塊SATA接口的固態(tài)硬盤作為存儲(chǔ)介質(zhì)，通過例化多個(gè)并行的 SATA控制器，實(shí)現(xiàn)了組成形式為 RAID0的硬盤陣列存儲(chǔ)。
　　論文主要工作如下：
　　1.分析研究SATA2.0協(xié)議，并在此基礎(chǔ)上，將SATA控制器的物理層、鏈路層、傳輸層以及總線接口例化為用戶 IP核。以 FPGA作為開發(fā)平臺(tái)

3、，以PowerPC440作為處理器，利用EDK，開發(fā)基于嵌入式SATA控制器的存儲(chǔ)系統(tǒng)。利用C語(yǔ)言對(duì)PPC440處理器編程，不僅實(shí)現(xiàn)了SATA協(xié)議的命令傳輸協(xié)議同時(shí)也實(shí)現(xiàn)了對(duì)數(shù)據(jù)存儲(chǔ)的控制。并對(duì)單 SATA控制器的嵌入式存儲(chǔ)系統(tǒng)進(jìn)行讀寫性能測(cè)試，錯(cuò)誤個(gè)數(shù)為0，寫速率約為210MB/s，讀速率約為275MB/s。
　　2.針對(duì)項(xiàng)目的存儲(chǔ)需求，在基于單 SATA控制器的嵌入式存儲(chǔ)系統(tǒng)的基礎(chǔ)上，本文提出了高速電子存儲(chǔ)陣列架構(gòu)。本系統(tǒng)在單

4、片F(xiàn)PGA上通過例化8個(gè)相同的 SATA控制器掛載到系統(tǒng)總線上，并行工作，完成了 RAID0級(jí)別的硬盤陣列。為了解決采集速率與數(shù)據(jù)存儲(chǔ)速率不匹配的問題，本文設(shè)計(jì)了高速緩存單元，利用多片DDR2組成緩存陣列交替工作，并利用MPMC對(duì)DDR2進(jìn)行直接的數(shù)據(jù)讀寫，將控制信息與數(shù)據(jù)進(jìn)行分開傳輸。為了進(jìn)一步提高存儲(chǔ)帶寬，采用了流水線方式的數(shù)據(jù)分配策略，并設(shè)計(jì)了數(shù)據(jù)分配模塊對(duì)數(shù)據(jù)進(jìn)行分配。
　　3.設(shè)計(jì)了基于PPC440控制的高速緩沖讀寫控制

5、邏輯。系統(tǒng)工作流程為：寫數(shù)據(jù)時(shí)，AD采集的數(shù)據(jù)通過 GTX輸入，經(jīng)過數(shù)據(jù)分配模塊寫入多片 DDR2，SATA控制器組在PPC440的控制下直接讀取DDR2，將數(shù)據(jù)寫入硬盤陣列；回讀數(shù)據(jù)時(shí)，SATA控制器組在PPC440的控制下，從硬盤陣列讀取數(shù)據(jù)，通過數(shù)據(jù)分配模塊進(jìn)行數(shù)據(jù)的拼接，寫入DDR2，并通過GTX上傳到上位機(jī)。
　　4.設(shè)計(jì)了自定義文件系統(tǒng)，實(shí)現(xiàn)了對(duì)硬盤陣列數(shù)據(jù)的管理。文件系統(tǒng)采用連續(xù)存儲(chǔ)的方式，分為引導(dǎo)扇區(qū)、文件目錄以及