一種高速存儲陣列控制接口的設(shè)計與實現(xiàn).pdf

1、隨著電子科技的發(fā)展，數(shù)據(jù)采集、傳輸能力不斷提高，對實時性數(shù)據(jù)的存儲要求提出了極大的挑戰(zhàn)。如何在滿足性能要求的前提下設(shè)計出成本低、容量大、速度快和便攜的高速數(shù)據(jù)存儲系統(tǒng)成為目前的研究熱點。
　　本文提出了一種以FPGA為開發(fā)平臺，以PowerPC為控制中心，基于SATA2.0協(xié)議的嵌入式高速數(shù)據(jù)存儲系統(tǒng)設(shè)計方案。該方案以FPGA集成硬核GTX為高速串行傳輸通道，選用當下讀寫速度最快的SSD為存儲載體，采用DDR2 SDRAM作為高速

2、緩存，滿足了系統(tǒng)存儲指標要求。
　　論文主要工作如下：
　　1．由于本設(shè)計中對高速串行信號傳輸?shù)膰栏褚?，本文對VPX規(guī)范進行深入研究，結(jié)合整個系統(tǒng)中插件板板間低速控制信號和高速串行信號的傳輸要求，設(shè)計了符合設(shè)計要求的VPX背板。
　　2.系統(tǒng)的高速串行數(shù)據(jù)傳輸是由FPGA內(nèi)集成的GTX核實現(xiàn)的。本文對GTX的結(jié)構(gòu)、屬性和實現(xiàn)原理及相關(guān)編碼技術(shù)進行研究。設(shè)計完成了板間高速數(shù)據(jù)傳輸及內(nèi)部數(shù)據(jù)拼接并通過了測試。
　　

3、3.芯片CDCE62005為GTX模塊提供了高性能的參考時鐘，文章對該芯片的原理、配置和設(shè)計中經(jīng)常遇到的問題，進行分析，為高速串行收發(fā)器的穩(wěn)定工作提供保障。
　　4. SATA控制器在FPGA中的邏輯實現(xiàn)是文本的設(shè)計重點。通過對SATA2.0協(xié)議物理層、鏈路層、傳輸層、應(yīng)用層的研究，完成了各模塊的設(shè)計工作，并將其封裝成EDK下SATA控制器的IP核。
　　5.根據(jù)項目要求，給出嵌入式系統(tǒng)的設(shè)計方案，結(jié)合XILINX嵌入式開發(fā)