基于FPGA的A4雙面掃描儀的設(shè)計(jì)與研究.pdf

1、本文介紹的是基于FPGA和接觸式圖像傳感器(CIS)來(lái)實(shí)現(xiàn)的雙面掃描系統(tǒng),通過(guò)兩根CIS同時(shí)進(jìn)行正反兩面掃描的方式,對(duì)紙張圖像的正背面都進(jìn)行了實(shí)時(shí)的掃描,同時(shí)也實(shí)現(xiàn)了在FPGA芯片內(nèi)部圖像數(shù)據(jù)的實(shí)時(shí)處理和由FPGA芯片來(lái)對(duì)外圍其他芯片進(jìn)行驅(qū)動(dòng)控制,而且還實(shí)現(xiàn)了在同一塊PCB硬件電路板上完成算法、參數(shù)等的修改和對(duì)整個(gè)系統(tǒng)進(jìn)行升級(jí)的功能。本文是以圖像數(shù)據(jù)的采集和數(shù)據(jù)模數(shù)轉(zhuǎn)換處理系統(tǒng)的PCB硬件平臺(tái)的搭建和FPGA內(nèi)部各個(gè)驅(qū)動(dòng)和數(shù)據(jù)處理模塊的

2、verilog代碼編寫,以及verilog代碼在仿真軟件modelsim下的前仿真和PCB板的后仿真與實(shí)際電路系統(tǒng)的掃描調(diào)試為主,詳細(xì)講述了各個(gè)外圍PCB電路模塊的設(shè)計(jì)、FPGA內(nèi)部的verilog驅(qū)動(dòng)模塊設(shè)計(jì)、代碼的仿真以及調(diào)試中遇到的問(wèn)題的生成原因和解決辦法。其中各模塊的設(shè)計(jì)中包括CIS接觸式圖像采集傳感器外圍PCB電路模塊、CIS接觸式圖像采集傳感器FPGA內(nèi)部時(shí)序驅(qū)動(dòng)模塊、A/D模數(shù)轉(zhuǎn)換芯片WM8214外圍PCB電路模塊、A/D

3、模數(shù)轉(zhuǎn)換芯片WM8214的FPGA內(nèi)部時(shí)序驅(qū)動(dòng)和參數(shù)配置模塊、LED曝光芯片TLC5917外圍PCB電路模塊、LED曝光芯片TLC5917在FPGA內(nèi)部的時(shí)序驅(qū)動(dòng)模塊、FPGA內(nèi)部的全局時(shí)鐘管理控制模塊PLL、FPGA內(nèi)部利用“乒乓操作”完成一系列圖像數(shù)據(jù)處理模塊等。在整個(gè)PCB電路系統(tǒng)的工作流程中,首先是由FPGA來(lái)完成CIS圖像傳感器的時(shí)序驅(qū)動(dòng)和曝光驅(qū)動(dòng),使其能夠正常工作采集圖像數(shù)據(jù),并將采集到的三個(gè)通道輸出的模擬圖像數(shù)據(jù)并行傳送給

4、A/D轉(zhuǎn)換芯片進(jìn)行模數(shù)轉(zhuǎn)換;其次是通過(guò)高速A/D模數(shù)轉(zhuǎn)換芯片將接收到的來(lái)自接觸式圖像傳感器CIS采集圖像所輸出的三個(gè)通道的并行模擬圖像數(shù)據(jù)轉(zhuǎn)換為精度為8bit的串行數(shù)字信號(hào),然后將數(shù)字?jǐn)?shù)據(jù)傳輸給FPGA芯片;再次,FPGA芯片接收到A/D芯片傳輸來(lái)的數(shù)字?jǐn)?shù)據(jù)后,通過(guò)“乒乓操作”利用內(nèi)部的 FIFO對(duì)圖像數(shù)據(jù)作緩存和數(shù)據(jù)的“掐頭去尾”處理以及排序處理;然后,再利用相關(guān)接口模塊連接外部存儲(chǔ)器 SDRAM,從而增加芯片的外部存儲(chǔ)空間,將處理之