基于SIFT算法的圖像匹配處理模塊的芯片設(shè)計(jì)研究.pdf

1、隨著科學(xué)技術(shù)的快速發(fā)展，圖像匹配在目標(biāo)定位、目標(biāo)識(shí)別、工業(yè)控制等方面得到越來(lái)越廣泛的應(yīng)用，具有很高的研究?jī)r(jià)值和應(yīng)用價(jià)值。然而圖像匹配算法在計(jì)算時(shí)需要輸入圖像的所有像素，計(jì)算量巨大，導(dǎo)致在采用軟件實(shí)現(xiàn)算法時(shí)顯得力不從心，因此獲得高精度和高實(shí)時(shí)性的圖像匹配顯得迫切。由于FPGA具有強(qiáng)大的并行處理圖像數(shù)據(jù)能力，以及高靈活性、低功耗、低成本的優(yōu)點(diǎn)，利用FPGA來(lái)硬件加速圖像匹配算法，可以大大提高圖像匹配的高實(shí)時(shí)性，對(duì)其進(jìn)行進(jìn)一步的深入研究很有必

2、要。
　　本文主要研究了基于FPGA的圖像匹配系統(tǒng)SOPC設(shè)計(jì)，主要研究了其中的圖像匹配處理模塊，包括描述子生成算法，漢明距離匹配算法，窮舉法，2-近鄰比值算法以及RANSAC算法。針對(duì)描述子生成算法中硬件資源消耗巨大的問(wèn)題，分別對(duì)主方向檢測(cè)和直方圖生成兩個(gè)模塊進(jìn)行了設(shè)計(jì)優(yōu)化，并且加入描述子次序調(diào)整模塊，并基于子區(qū)域劃分方式的不同設(shè)計(jì)了重疊結(jié)構(gòu)和圓環(huán)結(jié)構(gòu)，有效降低了資源消耗。針對(duì)歐氏距離匹配算法匹配速度過(guò)低，硬件移植難度高和算法硬

3、件資源占用率高的問(wèn)題，提出對(duì)原有描述子進(jìn)行二值化編碼，利用漢明距離進(jìn)行匹配，同時(shí)采用256個(gè)模塊按照流模式級(jí)聯(lián)，有效優(yōu)化了整體特征匹配模塊的性能。圖像匹配系統(tǒng)依據(jù)算法實(shí)現(xiàn)方式的不同分為數(shù)字邏輯層、操作系統(tǒng)層和應(yīng)用層，基于ARM架構(gòu)的Zynq平臺(tái)搭建了硬件環(huán)境，按照AXI_ LITE總線和AXI_STREAM總線協(xié)議對(duì)其進(jìn)行了封裝，以實(shí)現(xiàn)同ARM CORTEX-A9硬核的連接。采用AXI總線封裝的自定義IP核能夠應(yīng)用于任何遵守AXI總線協(xié)