基于包傳輸?shù)膬?nèi)存訪問(wèn)系統(tǒng)的設(shè)計(jì).pdf

1、計(jì)算機(jī)的性能要得到更好的發(fā)揮主要取決于處理器性能和存儲(chǔ)系統(tǒng)之間良好的配合，內(nèi)存訪問(wèn)系統(tǒng)對(duì)處理器性能的發(fā)揮和提高非常重要。隨著處理器技術(shù)的飛速發(fā)展，存儲(chǔ)墻問(wèn)題也越來(lái)越嚴(yán)重，對(duì)高帶寬高效率內(nèi)存系統(tǒng)的要求也越來(lái)越高。因此，研究和設(shè)計(jì)高性能低延遲的內(nèi)存訪問(wèn)系統(tǒng)具有重要的意義。
　　論文選取消息式內(nèi)存存儲(chǔ)結(jié)構(gòu)作為研究對(duì)象，深入分析了目前國(guó)內(nèi)外內(nèi)存訪問(wèn)系統(tǒng)的發(fā)展趨勢(shì)，研究了高級(jí)擴(kuò)展接口(Advanced eXtensible Interfac

2、e，AXI)系統(tǒng)總線和DDR3 SDRAM(Double Data Rate three Synchronous Dynamic Random Access Memory)內(nèi)存標(biāo)準(zhǔn)的基本原理、工作時(shí)序，在消息式內(nèi)存原型系統(tǒng)基礎(chǔ)上設(shè)計(jì)并實(shí)現(xiàn)了基于包傳輸?shù)膬?nèi)存訪問(wèn)系統(tǒng)，給出了內(nèi)存訪問(wèn)系統(tǒng)的系統(tǒng)架構(gòu)，并且詳細(xì)討論了DDR3 SDRAM內(nèi)存訪問(wèn)系統(tǒng)每個(gè)功能模塊的具體設(shè)計(jì)。對(duì)于基于包傳輸?shù)膬?nèi)存訪問(wèn)系統(tǒng)的設(shè)計(jì)，主要包括功能組織、邏輯實(shí)現(xiàn)及仿真驗(yàn)證。

3、通過(guò)在Xilinx ZYNQ-7000系列FPGA(Field Programmable Gate Array)芯片上打包數(shù)據(jù)和命令以及在Xilinx Kintex-7系列FPGA芯片上解包數(shù)據(jù)和命令的方法，實(shí)現(xiàn)片上處理器與片外內(nèi)存的通信。采用例話Xilinx公司內(nèi)存控制器知識(shí)產(chǎn)權(quán)核的策略，達(dá)到對(duì)片外DDR3 SDRAM直接控制的目的。設(shè)計(jì)采用自頂向下的設(shè)計(jì)方法，并使用硬件描述語(yǔ)言Verilog對(duì)內(nèi)存訪問(wèn)系統(tǒng)進(jìn)行寄存器傳輸級(jí)建模，通過(guò)M