抗PVT變化的自適應(yīng)電源電壓調(diào)整電路設(shè)計(jì).pdf

1、隨著CMOS工藝和集成電路設(shè)計(jì)的發(fā)展，集成電路的尺寸不斷縮小，PVT(Process，Voltage and Temperature)波動(dòng)對(duì)集成電路的影響也越來越嚴(yán)重。而集成電路進(jìn)入深亞微米后，晶體管的漏電日益嚴(yán)重，加上廣泛使用的便攜式電子設(shè)備絕大部分時(shí)間處于待機(jī)狀態(tài)。因此，研究抗PVT波動(dòng)的靜態(tài)低功耗技術(shù)，具有很強(qiáng)的現(xiàn)實(shí)意義。PVT波動(dòng)主要來源于集成電路的制造流程和電路運(yùn)行的實(shí)際環(huán)境，因?yàn)镻VT波動(dòng)會(huì)影響集成電路的性能、穩(wěn)定性和功耗，

2、所以進(jìn)行電路設(shè)計(jì)時(shí)必須考慮PVT波動(dòng)。自適應(yīng)電源電壓技術(shù)是一種實(shí)時(shí)電路低功耗技術(shù)，它根據(jù)電路的PVT變化及時(shí)調(diào)整電源電壓，以保證性能和功耗要求。隨著SoC系統(tǒng)的廣泛使用，自適應(yīng)電源電壓技術(shù)面臨速度和功耗的挑戰(zhàn)。因此，自適應(yīng)電源電壓電路的設(shè)計(jì)必須綜合考慮系統(tǒng)的功能、性能和功耗要求。
　　本文的主要工作是在深入研究晶體管的漏電機(jī)制和PVT波動(dòng)來源的基礎(chǔ)上，采用自適應(yīng)電源電壓技術(shù)，使用SMIC130nm工藝，設(shè)計(jì)出一種快速的、抗PVT波

3、動(dòng)的自適應(yīng)電源電壓調(diào)整電路。該自適應(yīng)電源電壓調(diào)整電路總的靜態(tài)功耗為53.85uW，并能根據(jù)工藝溫度變化，迅速調(diào)整芯片的待機(jī)電源電壓，調(diào)整時(shí)間不超過30ns。將自適應(yīng)電源電壓調(diào)整技術(shù)應(yīng)用于ISCAS’85系列的Benchmark電路，通過HSPICE仿真表明，應(yīng)用這項(xiàng)技術(shù)，不同溫度工藝條件下電路的漏電功耗都顯著減小，最大減小幅度為96.2％；電路規(guī)模越大，漏電功耗降低幅度越大。本文提出的自適應(yīng)電源電壓調(diào)整技術(shù)能夠在很大程度上降低電路待機(jī)時(shí)