寬電壓SoC的自適應(yīng)電壓頻率調(diào)節(jié)系統(tǒng)設(shè)計(jì).pdf

1、隨著集成電路技術(shù)的飛速發(fā)展，寬電壓電路由于能夠兼顧性能和能效兩大需求，受到廣泛關(guān)注。然而如何能夠在常規(guī)電壓區(qū)獲得高性能的同時盡量降低功耗，并且在低電壓近閾值區(qū)抑制PVT偏差的劇烈影響實(shí)現(xiàn)高能效成為了寬電壓設(shè)計(jì)的瓶頸。自適應(yīng)電壓頻率調(diào)節(jié)(Adaptive VoltageFrequency Scaling，AVFS)技術(shù)可以利用片上監(jiān)控單元監(jiān)測關(guān)鍵路徑時序，并實(shí)時調(diào)節(jié)芯片的電壓、頻率，成為攻克寬電壓設(shè)計(jì)瓶頸的有力手段。
　　考慮到寬電

2、壓、先進(jìn)工藝下局部PVT偏差嚴(yán)重，綜合對比常用AVFS設(shè)計(jì)方法，本文主要研究在線監(jiān)測中預(yù)測型的AVFS技術(shù)。首先設(shè)計(jì)了一款延時可配的在線監(jiān)控單元以及一套靜態(tài)時序分析同動態(tài)時序仿真相結(jié)合的監(jiān)控點(diǎn)選取方法，并給出了在已完成流片的芯片上的實(shí)際應(yīng)用效果;隨后，設(shè)計(jì)了AVFS控制模塊和以Cortex-M3為核心的小型SoC驗(yàn)證電路，使用SMIC40nm工藝完成了包括版圖在內(nèi)的前后端設(shè)計(jì)，其中AVFS部分引入了4.7％的面積開銷;最后設(shè)計(jì)了HSIM

3、-VCS混合仿真平臺，對整個設(shè)計(jì)進(jìn)行仿真驗(yàn)證。
　　仿真結(jié)果表明，在常規(guī)電壓(1.1V)區(qū)，根據(jù)工藝角和溫度的不同，最好情況即FF工藝角、-25℃時有54.3％的功耗收益，即使最壞情況即SS工藝角、125℃也有28.5％的功耗收益;在低電壓近閾值(0.6V)區(qū)，有效抑制PVT偏差對電路的影響之外，最高有73.2％的功耗收益。能效角度來看，開啟AVFS功能后，低電壓區(qū)較常規(guī)電壓區(qū)能效提高到3倍以上。對比國內(nèi)外相關(guān)研究，本文的寬電壓A