基于AMR標(biāo)準(zhǔn)的語音編碼VLSI設(shè)計(jì).pdf

1、隨著現(xiàn)代無線多媒體通信的發(fā)展，以及當(dāng)前通信系統(tǒng)有限的帶寬資源，發(fā)展高質(zhì)量和低碼率的的語音編碼器成為很迫切的課題。AMR（自適應(yīng)多速率）語音編碼器由于其低碼率和高質(zhì)量，使之在通信和多媒體領(lǐng)域得到廣泛應(yīng)用，同時(shí)由于集成電路設(shè)計(jì)方法學(xué)和工具軟件的不斷發(fā)展，低成本、低功耗、高性能的AMR語音編碼器已經(jīng)完全可以實(shí)現(xiàn)。
　　對(duì)AMR編碼器的原理作了深入的研究，并對(duì)算法的C實(shí)現(xiàn)做了詳細(xì)的模擬和分析。根據(jù)模擬得到的數(shù)據(jù)，針對(duì)AMR語音編碼標(biāo)準(zhǔn)的算

2、法特點(diǎn)，提出了一種“DSP軟核+ASIC加速器”的體系結(jié)構(gòu)。在設(shè)計(jì)好體系結(jié)構(gòu)后，對(duì)編碼器算法進(jìn)行具體的硬件建模。首先，優(yōu)化DSP軟核，基于該DSP軟核對(duì)AMR編碼算法進(jìn)行了改進(jìn)；接著將AMR編碼器用全匯編實(shí)現(xiàn)和優(yōu)化，對(duì)匯編代碼進(jìn)行測(cè)試并給出了結(jié)果數(shù)據(jù)；然后根據(jù)匯編測(cè)試數(shù)據(jù)，詳細(xì)地分析和設(shè)計(jì)了ASIC加速器；最后對(duì)整個(gè)設(shè)計(jì)進(jìn)行了詳細(xì)地驗(yàn)證和分析。采用了FPGA原型驗(yàn)證，在功能方面保證了設(shè)計(jì)的功能正確性。同時(shí)對(duì)設(shè)計(jì)中的ASIC加速器中的模塊