CMOS寬帶連續(xù)時間Sigma-Delta調(diào)制器.pdf_第1頁
已閱讀1頁，還剩67頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、連續(xù)時間Sigma-Delta(CTSD)調(diào)制器能同時實現(xiàn)低功耗與高帶寬，是未來Sigma-Delta(CTSD)模數(shù)轉(zhuǎn)換器的發(fā)展方向之一。它廣泛應(yīng)用與無線通訊和視頻領(lǐng)域。
　　 本文在SMIC0.18-um CMOS工藝條件下設(shè)計了一個高帶寬低功耗的連續(xù)時間Sigma-Delta(CTSD)調(diào)制器，包括系統(tǒng)設(shè)計、電路設(shè)計和版圖設(shè)計。本文對各種類型的模數(shù)轉(zhuǎn)換器進行了比較，闡述了連續(xù)時間Sigma-Delta調(diào)制器的優(yōu)缺點。在系統(tǒng)

2、設(shè)計中考慮了各種電路非理想因素，包括運放的有限直流增益、有限增益帶寬積、非零環(huán)路延時、RC時間常數(shù)的偏差、時鐘抖動、以及DAC的非線性等等。電路設(shè)計中采樣了積分器補償技術(shù)，可減小運放有限單位增益帶寬的影響，在同等速度下也可以降低功耗。另外，加法器和量化器是通過跨導(dǎo)單元和梯形電阻結(jié)合在一起的，并且設(shè)計了高速比較器，滿足環(huán)路延時的要求。通過系統(tǒng)仿真對DAC的線性度要求，并結(jié)合工藝參數(shù)合理的選取了電流源單元的尺寸。在采樣時鐘為200MHz和過

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論