版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、電子科技大學碩士學位論文微處理器中鎖相環(huán)的設計姓名:張禹申請學位級別:碩士專業(yè):軟件工程指導教師:張波冀力強20081101ABSTRACTABSTRACTThispaperdesignedamicroprocessorused勰aclockdrivenhighperformancechargepumpphaselockedloop(CPPLL)circuit,ThedesignusesstandardCMOSchargepumppha
2、se—lockedstructure,includingPhaseFrequencyDetector(PFD),ChargePump(CP),LowPassFilter(LPF),VoltageControlledOscillator(VCO)andFrequencyDivider(Divider)fivemodulesInadetailedanalysisoftheinternalstructureofthephaselockedlo
3、opandthebasicprinciplesonthebasisofitsresearchphasenoisecharacteristicsandpropertiesofloop,andcarriedouttheSimulationofitAtlast,drawsthelayoutThedesignemploysthestandardCPPLLstructure,comprisingaphasefrequencydetectorach
4、argepump,alowpassfilteravoltagecontrolledoscillatorandafrequencydividerInordertoachievetheoptimizationofthewholeCPPLL,thedesignemploysapluralityofnovelstructuresofaphasefrequencydetectoracurrentmodechargepump,avoltagecon
5、trolledoscillatorwithtwostagedifferentialnegmiveresistances,acurrentmodefilter,andaTSPCfrequencydividerwhereinthephasefrequencydetectorCaneffectivelyeliminatethedeadzoneThecurrent—modechargepumpstructurehaslowpowerconsum
6、ptionandhil曲chargeordischargevelocityandwellinhibitsthechargesharingeffectThevoltagecontrolledoscillatorhaswi(1eoscillatingrangeandlownoise,thecurrent—modefiltercircuithaslownoiseandlowpowerconsumptionandtheMasterslavefr
7、equencydividerhasfastoperationalspeedThesimulationresultshowsthatwhentheidealclocksourcebeingthereferencesignalinthedesignthesystemlockedtimeis978911as,thecentraloscillationfrequencyis533MHz,andthejitteroftheoutputfreque
8、ncyislowThefrequencyjitteris嵋∥thatis87721Hzbetweenthetimeofambienttemperatureat一55℃~125℃change,andthecyclejitter4289ps;relativejitter0002144‰Thepowerconsumptionofthecircuitis30rowInthedesign,theoutputfrequencyhasbetterst
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 32位微處理器數(shù)字CMOS延遲鎖相環(huán)的設計.pdf
- 微處理器
- 基于fpga的微處理器設計
- 鎖相環(huán)的綜合設計.pdf
- 鎖相環(huán)高速時鐘產(chǎn)生器的設計.pdf
- CMOS集成鎖相環(huán)設計.pdf
- 全數(shù)字鎖相環(huán)的設計
- 鎖相環(huán)頻率綜合器的設計與優(yōu)化.pdf
- DMA在微處理器中的應用與設計.pdf
- 全數(shù)字鎖相環(huán)設計
- 8086微處理器引腳
- 微處理器工作原理
- 鎖相環(huán)設計外文翻譯
- 微處理器外文翻譯
- 外文翻譯--微處理器
- 鎖相環(huán)大綱
- 模擬鎖相環(huán)
- 抗輻射鎖相環(huán)設計.pdf
- 低噪聲鎖相環(huán)設計.pdf
- 鎖相環(huán)設計技術的研究.pdf
評論
0/150
提交評論