全數(shù)字鎖相環(huán)設(shè)計

1、桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙第1頁共30頁引言鎖相的概念是在19世紀30年代提出的，而且很快在電子學(xué)和通信領(lǐng)域中獲得廣泛應(yīng)用。盡管基本鎖相環(huán)的從開始出現(xiàn)幾乎保持原樣，但是使用不同的技術(shù)制作及滿足不同的應(yīng)用要求，鎖相環(huán)的實現(xiàn)對于特定的設(shè)計還是蠻大的挑戰(zhàn)。鎖相環(huán)在通信、雷達、測量和自動化控制等領(lǐng)域應(yīng)用極為廣泛，已經(jīng)成為各種電子設(shè)備中必不可少的基本部件。隨著電子技術(shù)向數(shù)字化方向發(fā)展，需要采用數(shù)字方式實現(xiàn)信號的鎖相處理。鎖相環(huán)技術(shù)在

2、眾多領(lǐng)域得到了廣泛的應(yīng)用。如信號處理，調(diào)制解調(diào)，時鐘同步，倍頻，頻率綜合等都應(yīng)用到了鎖相環(huán)技術(shù)。傳統(tǒng)的鎖相環(huán)由模擬電路實現(xiàn)，而全數(shù)字鎖相環(huán)(DPLL)與傳統(tǒng)的模擬電路實現(xiàn)的鎖相環(huán)相比，具有精度高且不受溫度和電壓影響，環(huán)路帶寬和中心頻率編程可調(diào)，易于構(gòu)建高階鎖相環(huán)等優(yōu)點，并且應(yīng)用在數(shù)字系統(tǒng)中時，不需AD及DA轉(zhuǎn)換。隨著通訊技術(shù)、集成電路技術(shù)的飛速發(fā)展和系統(tǒng)芯片(SoC)的深入研究，全數(shù)字鎖相環(huán)必然會在其中得到更為廣泛的應(yīng)用。因此，對全數(shù)字

3、鎖相環(huán)的研究和應(yīng)用得到了越來越多的關(guān)注。傳統(tǒng)的數(shù)字鎖相環(huán)系統(tǒng)是希望通過采用具有低通特性的環(huán)路濾波器，獲得穩(wěn)定的振蕩控制數(shù)據(jù)。對于高階全數(shù)字鎖相環(huán)，其數(shù)字濾波器常常采用基于DSP的運算電路。這種結(jié)構(gòu)的鎖相環(huán)，當(dāng)環(huán)路帶寬很窄時，環(huán)路濾波器的實現(xiàn)將需要很大的電路量，這給專用集成電路的應(yīng)用和片上系統(tǒng)SOC（systemonchip）的設(shè)計帶來一定困難。另一種類型的全數(shù)字鎖相環(huán)是采用脈沖序列低通濾波計數(shù)電路作為環(huán)路濾波器，如隨機徘徊序列濾波器、先

4、N后M序列濾波器等。這些電路通過對鑒相模塊產(chǎn)生的相位誤差脈沖進行計數(shù)運算，獲得可控振蕩器模塊的振蕩控制參數(shù)。由于脈沖序列低通濾波計數(shù)方法是一個比較復(fù)雜的非線性處理過程，難以進行線性近似，因此，無法采用系統(tǒng)傳遞函數(shù)的分析方法確定鎖相環(huán)的設(shè)計參數(shù)。不能實現(xiàn)對高階數(shù)字鎖相環(huán)性能指標(biāo)的解藕控制和分析，無法滿足較高的應(yīng)用需求。由于數(shù)字電子技術(shù)的迅速發(fā)展，尤其是數(shù)字計算和信號處理技術(shù)在多媒體、自動化、儀器儀表、通訊等領(lǐng)域的廣泛應(yīng)用，用數(shù)字電路處理模

5、擬信號的情況日益普遍。所以模擬信號數(shù)字化是信息技術(shù)的發(fā)展趨勢，而數(shù)字鎖相環(huán)在其中扮演著重要角色。近年來，隨著VLSI技術(shù)的發(fā)展隨著大規(guī)模、超高速集成電路的飛速發(fā)展數(shù)字系統(tǒng)的集成度和邏輯速度越來越高這使得數(shù)字鎖相環(huán)在數(shù)字通信、控制工程及無線電電子學(xué)的各個領(lǐng)域中的應(yīng)用也越來越廣泛。數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學(xué)及電力系統(tǒng)自動化等領(lǐng)域中得到了極為廣泛的應(yīng)用。隨著集成電路技術(shù)的發(fā)展，不僅能夠制成頻率較高的單片集成鎖相環(huán)路，而且可以把整個

6、系統(tǒng)集成到一個芯片上去。在基于FPGA的通信電路中，可以把全數(shù)字鎖相環(huán)路作為一個功能模塊嵌入FPGA中，構(gòu)桂林電子科技大學(xué)畢業(yè)設(shè)計（論文）報告用紙第3頁共30頁目前鎖相環(huán)主要有模擬鎖相環(huán)，數(shù)字鎖相環(huán)以及有記憶能力（微機控制）鎖相環(huán)。1.1模擬鎖相環(huán)的基本結(jié)構(gòu)及工作原理1.1.1模擬鎖相環(huán)的基本結(jié)構(gòu)鎖相環(huán)路是一種反饋電路，鎖相環(huán)的英文全稱是PhaseLockedLoop簡稱PLL。模擬鎖相環(huán)通常由鑒相器（PD）、環(huán)路濾波器（LF）和壓控振

7、蕩器（VCO）三部分組成，鎖相環(huán)組成的原理框圖如圖所示。輸入信號fintUdUc重構(gòu)信號fout圖1.1鎖相環(huán)結(jié)構(gòu)框圖鎖相環(huán)中的鑒相器又稱為相位比較器，它的作用是檢測輸入信號和輸出信號的相位差，并將檢測出的相位差信號轉(zhuǎn)換成Ud（t）電壓信號輸出，該信號經(jīng)低通濾波器濾波后形成壓控振蕩器的控制電壓Uc（t），對振蕩器輸出信號的頻率實施控制。1.1.2模擬鎖相環(huán)的工作原理鎖相環(huán)其作用是使得電路上的時鐘和某一外部時鐘的相位同步。因鎖相環(huán)可以實現(xiàn)

8、輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中，當(dāng)輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來。在數(shù)據(jù)采集系統(tǒng)中，鎖相環(huán)是一種非常有用的同步技術(shù)，因為通過鎖相環(huán)，可以使得不同的數(shù)據(jù)采集板共享同一個采樣時鐘。因此，所有各自的本地時基的相位都是同步的，從而采樣時鐘也是同步的。因為每塊板卡的采樣時鐘都是同步的，所