基于SOPC的頻譜分析儀的設(shè)計(jì).pdf

1、本文設(shè)計(jì)了一種新的基于NiosⅡ的嵌入式頻譜分析儀。NiosⅡ是Altera公司研發(fā)的基于FPGA的可配置32位軟核處理器，其可配置特性給嵌入式系統(tǒng)設(shè)計(jì)帶來了更大的靈活性，為嵌入式系統(tǒng)的設(shè)計(jì)提供了一種全新的思路。本文以NiosⅡ平臺(tái)為核心設(shè)計(jì)嵌入式頻譜分析儀，給出了基于CycloneⅡ芯片的NiosⅡ的實(shí)現(xiàn)框圖。 本文首先介紹了頻譜分析儀的基本設(shè)計(jì)原理和功能，并說明了基于NiosⅡ的嵌入式頻譜分析儀的優(yōu)點(diǎn)和研制技術(shù)指標(biāo)，對(duì)Nio

2、sⅡ的體系結(jié)構(gòu)進(jìn)行了深入的分析，并對(duì)NiosⅡ獨(dú)有的Avalon總線接口進(jìn)行了剖析。然后充分利用FPGA和NiosⅡ的特點(diǎn)，采用周期圖法進(jìn)行功率譜密度分析、FFT實(shí)現(xiàn)采用全硬件級(jí)聯(lián)結(jié)構(gòu)、功率譜的模值計(jì)算，通過近似分析用硬件實(shí)現(xiàn)，在系統(tǒng)結(jié)構(gòu)設(shè)計(jì)中盡量采用低耗時(shí)的數(shù)據(jù)傳輸方式和充分利用FPGA中的資源。由于時(shí)間關(guān)系和硬件資源限制，在本次設(shè)計(jì)中系統(tǒng)僅完成了在48Khz采樣頻率下的低頻信號(hào)的頻譜分析和信號(hào)的時(shí)域、功率譜密度液晶顯示。仿真和理論分