基于單片機和FPGA的高精度智能測時儀的設計.pdf

1、區(qū)截裝置測速法是現(xiàn)代靶場中彈丸測速的普遍方法，測時儀作為區(qū)截裝置測速系統(tǒng)的主要組成部分，其性能直接影響彈丸測速的可靠性和精度。本文根據(jù)測時儀的發(fā)展現(xiàn)狀，按照設計要求，設計了一種基于單片機和FPGA的高精度智能測時儀，系統(tǒng)工作穩(wěn)定、操作方便、測時精度可達25ns。 本文詳細給出了系統(tǒng)的設計方案。該方案提出了一種在后端用單片機處理干擾信號的新方法，簡化了系統(tǒng)硬件電路的設計，提高了測時精度；提出了一種基于系統(tǒng)基準時間的測時方案，相對于

2、傳統(tǒng)的測時方法，該方案為分析試驗過程提供了有效數(shù)據(jù)，進一步提高了系統(tǒng)工作的可靠性；給出了一種輸入信息處理的有效方法，保證了系統(tǒng)工作的穩(wěn)定性。 本文設計了系統(tǒng)FPGA邏輯電路，包括輸入信號的整形濾波、輸入信號的捕捉、時基模塊、異步時鐘域間數(shù)據(jù)傳遞、與單片機通信、單片機I/O總線擴展等；實現(xiàn)了系統(tǒng)單片機程序，包括單片機和。FPGA的數(shù)據(jù)交換、干擾信號排除和彈丸測速測頻算法的實現(xiàn)、LCD液晶菜單的設計和打印機的控制、FLASH的讀寫、