數字電子設計課程設計4

1、<p><b>　　課程設計任務書</b></p><p>　學院信息科學與技術專業(yè)自動化</p><p>　學生姓名學號</p><p>　設計題目數字電子設計題目：三位二進制同步計數器（無效態(tài)000 100）和串行序列發(fā)生電路設計（檢測序號0100）模擬電子設計題目模擬信號運算電路</p><p>　內容及

2、要求：數字電子部分由所給的約束項，列寫時序圖，并畫出各個觸發(fā)器的次態(tài)的卡諾圖，并由此生成驅動方程。檢查電路設計能否自起，并做相應的修改。由給出的所要檢測的序列信號畫出原始裝態(tài)圖，由此畫出各次態(tài)的卡諾圖，求出驅動方程。檢查電路設計能否自起，并做相應的修改。在multisim環(huán)境下仿真設計電路并分析結果。采用multisim 仿真軟件建立各設計電路模型；對電路進行理論分析、計算；在multisim環(huán)境下分析仿真結果，并與之前的理論計算值進行

3、比較，給出仿真波形圖。模擬電子部分(1)采用multisim 仿真軟件建立電路模型；(2)對電路進行理論分析、計算；(3)在multisim環(huán)境下分析仿真結果，給出仿真波形圖。進度安排：第一周：數字電子設計第1天：布置課程設計題目及任務。查找文獻、資料，確立設計方案。第2~3天：1. 熟悉JK觸發(fā)器的原理及其工作狀態(tài)，熟練掌握各邏輯門電路的接法。第4天：1. 畫出時序圖，列出真值表，畫出各次態(tài)的卡諾圖，并由此列寫出各個觸發(fā)器引腳的驅動方

4、程。2. 由驅動方程在數字實驗系統(tǒng)上搭建電路，觀察并分析結果。第5天：1. 課程設計結果驗收。2. 針對課程設計題</p><p>　指導教師（簽字）：年 月 日分院院長（簽字）：年 月 日</p><p><b>　　目錄</b></p><p>　　1 數字電子設計部分1</p><p&

5、gt;　　1.1程序設計的目的與作用1</p><p>　　1.2課程設計的任務1</p><p>　　1.3 三位同步二進制加法器和串行序列發(fā)生電路設計1</p><p>　　1.3.1三位二進制同步加法器設計電路的理論分析1</p><p>　　1.3.2串行序列發(fā)生電路設計8</p><p>　　1.4

6、設計總結和體會13</p><p>　　1.5參考文獻13</p><p>　　2 模擬電子設計部分14</p><p>　　2.1設計課程的目的與作用14</p><p>　　2.2 設計任務、及所用multisim軟件環(huán)境介紹14</p><p>　　2.3 電路模型的建立14</p>&

7、lt;p>　　2.3.1比例運算電路Multisim仿真14</p><p>　　2.3.2三運放數據放大器Multisim仿真16</p><p>　　2.3.3求和電路Multisim仿真16</p><p>　　2.3.4積分電路Multisim仿真17</p><p>　　2.4 理論分析及計算17</p>

8、<p>　　2.4.1比例運算電路的設計分析17</p><p>　　2.4.2三運放數據放大器的設計分析19</p><p>　　2.4.3求和電路的設計分析19</p><p>　　2.4.4積分電路的設計分析19</p><p>　　2.5 仿真結果分析20</p><p>　　2.5.1

9、比例運算電路的Multisim結果仿真分析20</p><p>　　2.5.2、三運放數據放大器的Multisim結果仿真分析21</p><p>　　2.5.3求和電路的Multisim結果仿真分析23</p><p>　　2.5.4積分電路的Multisim結果仿真分析23</p><p>　　2.6設計總結和體會24</

10、p><p>　　2.7 參考文獻24</p><p>　　1 數字電子設計部分</p><p>　　1.1程序設計的目的與作用</p><p>　　1.1.1了解同步計數器和串行序列發(fā)生電路設計的原理和邏輯功能。</p><p>　　1.1.2掌握同步計數器和串行序列發(fā)生電路的分析、設計方法及應用。</p>

11、<p>　　1.2課程設計的任務</p><p>　　1.2.1三位二進制同步計數器</p><p>　　1.2.2串行序列發(fā)生電路設計</p><p>　　1.3 三位同步二進制加法器和串行序列發(fā)生電路設計</p><p>　　1.3.1三位二進制同步加法器設計電路的理論分析</p><p>　?。?）因

12、為無效態(tài)是000，100畫出狀態(tài)圖如下：</p><p>　　001 010 011 101 110 111</p><p>　　（2）畫時序圖如下：</p><p><b>　　CP</b></p><p><b>　　Q0</b&g

13、t;</p><p><b>　　Q1</b></p><p><b>　　Q2</b></p><p>　　（2）選擇觸發(fā)器，求時鐘方程和狀態(tài)方程</p><p><b>　　選擇觸發(fā)器</b></p><p>　　由于JK觸發(fā)器功能齊全、使用靈活，在

14、這里選用3個CP下降沿觸發(fā)的邊沿JK觸發(fā)器。</p><p><b>　　求時鐘方程</b></p><p><b>　　采用同步方案，故取</b></p><p>　　CP0=CP1=CP2=CP</p><p>　　CP是整個要設計的時序電路的輸入時鐘脈沖。</p><p&g

15、t;<b>　　求狀態(tài)方程</b></p><p>　　由狀態(tài)圖可直接畫出電路Q2n+1Q1n+1Q0n+1的卡諾圖。在分解開便可以得到Q2n+1、Q1n+1、Q0n+1的卡諾圖如下：</p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11

16、10</p><p>　　次態(tài)Q2n+1Q1n+1Q0n+1的卡諾圖</p><p><b>　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p>　　（a） Q2n+1的卡諾圖 </p><p><b>

17、　　Q1nQ0n</b></p><p>　　Q2n 00 01 11 10</p><p><b>　　（</b></p><p>　?。╞） Q1n+1的卡諾圖 </p><p><b>　　Q1nQ0n</b></p><

18、;p>　　Q2n 00 01 11 10</p><p>　?。╟） Q0n+1的卡諾圖</p><p>　　顯然由Q2n+1、Q1n+1、Q0n+1的卡諾圖便可很容易的得到</p><p><b>　　Q2n+1= ++</b></p><p><b>　　Q1

19、n+1=+</b></p><p><b>　　Q0n+1=+</b></p><p><b>　?。?）求驅動方程</b></p><p>　　JK觸發(fā)器的特性方程為 </p><p><b>　　Qn+1= J+</b></p><p>

20、　　變換狀態(tài)方程，使之與JK觸發(fā)器的特性方程形式一致</p><p>　　Q2n+1=++ =+（+)</p><p><b>　　=+ </b></p><p>　　Q1n+1=+=+(+)=+ </p><p>　　Q0n+1=+=+(+)=+</p><p>　　比較特征方程求驅動方程&l

21、t;/p><p>　　因Q2n+1=J2+ K2=+</p><p><b>　　故 J2=K2=</b></p><p>　　因Q1n+1=J1+ K1=+ </p><p>　　故 J1=1 K1=</p><p>　　因Q0n+1=J0+K0=+</p><p>　　

22、故 J0=1 K0=</p><p>　　(4)檢測電路是否能自啟動</p><p>　　將無效狀態(tài)000,100代入到Y、Q2n+1、Q1n+1、Q0n+1進行計算，結果所設計的方程能夠自啟動。</p><p>　?。?）在multisim環(huán)境下仿真設計電路并分析結果。采用multisim 仿真軟件建立設計電路模型；</p><p>　　

23、1.3.1三位二進制同步計數器</p><p>　?。?）對電路進行理論分析、計算在multisim環(huán)境下分析仿真結果。</p><p>　　1.3.2輸出狀態(tài)為001</p><p>　　1.3.3輸出狀態(tài)為010</p><p>　　1.3.4輸出狀態(tài)為011</p><p>　　1.3.5輸出狀態(tài)為101<

24、/p><p>　　1.3.6輸出狀態(tài)為110</p><p>　　1.3.7輸出狀態(tài)為111</p><p>　　1.3.2串行序列發(fā)生電路設計</p><p>　?。?）進行邏輯抽象，建立狀態(tài)圖，檢測序號為0100</p><p>　　0/0 0/0</p><p>　　S

25、0 (0) 0/0 S1 (01) 1/0 S2 (10) 0/0 S3(11)</p><p>　　1/0 1/0 </p><p><b>　　0/1</b></p><p>　　（2）選擇觸發(fā)器，求時鐘方程、輸出方程和狀態(tài)方程</p><p

26、>　　選擇2個CP上升沿觸發(fā)的邊沿JK觸發(fā)器。</p><p><b>　　求時鐘方程</b></p><p><b>　　采用同步方案，即取</b></p><p>　　CP0=CP1=CP</p><p><b>　　求輸出方程</b></p><

27、p>　　根據狀態(tài)圖， 畫出輸出信號Y的卡諾圖。</p><p><b>　　Q1nQ0n</b></p><p>　　X 00 01 11 10</p><p><b>　　Y的卡諾圖 </b></p><p><b>　　有圖得

28、</b></p><p><b>　　Y= </b></p><p>　　求狀態(tài)方程：按狀態(tài)圖的規(guī)定，可畫出電路的次態(tài)的卡諾圖和觸發(fā)器次態(tài)的卡諾圖。</p><p><b>　　Q1nQ0n</b></p><p>　　X 00 01 11 10

29、</p><p><b>　　電路次態(tài)的卡諾圖 </b></p><p><b>　　Q1nQ0n</b></p><p>　　X 00 01 11 10</p><p>　?。╝） Q1n+1的卡諾圖 </p><p><b&g

30、t;　　Q1nQ0n</b></p><p>　　X 00 01 11 10</p><p>　　(b)Q0n+1的卡諾圖</p><p>　　Q1n+1=X+ </p><p>　　Q0n+1= + </p><p><b>　　(3)求驅動方程<

31、;/b></p><p>　　JK觸發(fā)器的特征方程為</p><p><b>　　Qn+1= J+</b></p><p>　　變換狀態(tài)方程，使之形式與特征方程相同與特征方程比較，可得</p><p>　　Q1n+1=X+X =X +</p><p>　　J1= X K1=</p

32、><p>　　Q0n+1= + = + </p><p><b>　　J0= X K0=</b></p><p>　?。?）檢查所設計的電路是否能夠自啟動 </p><p>　　將電路無效態(tài)0100代入輸出方程Y和狀態(tài)方程Q1n+1、Q0n+1進行計算，結果可見，設計的電路能夠自啟動。</p><p&

33、gt;　　（5）在multisim環(huán)境下仿真設計電路并分析結果。采用multisim 仿真軟件建立設計電路模型；</p><p>　　1.3.8串行序列發(fā)生電路設計</p><p>　　(7)電路進行理論分析、計算,在multisim環(huán)境下分析仿真結果。</p><p>　　1.3.9當X置0時</p><p>　　1.3.10當X置0時接到

34、脈沖后</p><p>　　1.3.11當X置1時</p><p>　　1.3.12當再次置0</p><p>　　1.4設計總結和體會</p><p>　　通過對三位二進制同步計數器和串行序列發(fā)生電路設計，了解了同步計數器和串行序列發(fā)生電路設計的原理和邏輯功能。再通過Multisim仿真電路，分析其結果，更深入的了解了設計電路的的設計意義。

35、</p><p><b>　　1.5參考文獻</b></p><p>　　數字電子技術基礎簡明教程（清華大學電子學教研組）</p><p><b>　　余孟嘗 主編</b></p><p>　　2 模擬電子設計部分</p><p>　　2.1設計課程的目的與作用</p

36、><p>　　2.1.1掌握集成運算放大器組成比例、求和電路的特點及性能。</p><p>　　2.1.2學會用上述電路的測試和分析方法。</p><p>　　2.2 設計任務、及所用multisim軟件環(huán)境介紹</p><p>　　2.2.1比例運算電路Multisim仿真</p><p>　　2.2.2三運放數據放大器

37、Multisim仿真</p><p>　　2.2.3求和電路Multisim仿真</p><p>　　2.2.4積分電路Multisim仿真</p><p>　　2.3 電路模型的建立</p><p>　　2.3.1比例運算電路Multisim仿真</p><p><b>　　(a)反響輸入</b>

38、;</p><p><b>　?。╞）同相輸入</b></p><p><b>　?。╟）差分輸入</b></p><p>　　2.3.2三運放數據放大器Multisim仿真</p><p>　　三運放數據放大器仿真電路</p><p>　　2.3.3求和電路Multisim

39、仿真</p><p><b>　　求和電路仿真電路</b></p><p>　　2.3.4積分電路Multisim仿真</p><p><b>　　積分電路仿真</b></p><p>　　2.4 理論分析及計算</p><p>　　2.4.1比例運算電路的設計分析</

40、p><p>　　在Multisim中分別構建反響輸入、同相輸入和差分輸入比例運算電路如a、b、c所示。</p><p>　　分別在三鐘比例運算的輸入端加上直流電壓ui(或uii和ui2),利用虛擬儀表測量電路的輸出電壓u01.反相比例運算電路</p><p>　　1. 反相比例運算電路</p><p>　　反響比例運算電路輸入電壓U1經電阻R1接

41、到集成運放的反響輸入端，運放的同相輸入端經電阻R2接地。輸出電壓UO經反饋電阻引回到反響輸入端。</p><p>　　集成運放的反響輸入端和同相輸入端，實際上是運放內部輸入級兩個差分對管的基極。為使差分放大電路的參數保持對稱，應使兩個差分對管基極對地的電阻盡量一致，以免靜態(tài)基流流過這兩個電阻時，在運放輸入端產生附加偏差電壓。因此R2的阻值為</p><p><b>　　R2=R1

42、//RF</b></p><p>　　經分析可知，反相比例運算電路中反饋的組態(tài)是電壓并聯(lián)負反饋。由于集成運放的開環(huán)差模增益很高，因此容易滿足深度反饋的條件，故可認為集成運放工作在線性區(qū)。所以，可以利用理想運放工作在線性區(qū)時“虛短”和“虛斷”的特點來分析反相比例運算的輸出輸入關系。</p><p>　　由于“虛斷”，故i+=0,即R2上沒有壓降，則U+=0.又因“虛短”，可得&l

43、t;/p><p><b>　　u-=u+=0</b></p><p>　　上式說明在反相比例運算電路中，集成運放的反相輸入端與同相輸入端兩點的電位不僅相等，而且均等于零，如同該兩點接地一樣，這種現象稱為“虛地”?！疤摰亍笔欠聪啾壤\算電路的一個重要特點。</p><p>　　由于i-=0,則由圖可見</p><p><

44、b>　　Ii=if</b></p><p>　　即 （ui－u-）/R1=(u-－u0)/RF</p><p>　　上式中u-=0,由于可求得反相比例運算電路的輸出電壓與輸入電壓的關系為</p><p>　　U0=－RFU1/R1</p><p>　　2.同相比例運算電路</p><p&

45、gt;　　同相比例運算電路中，輸入電壓u1通過R2接至同相輸入端，但是，為保證引入的是負反饋，輸出電壓u0通過RF仍接到反相輸入端，同時，反相輸入端通過R1接地。</p><p>　　為了使集成運放反相輸入端與同相輸入端對地的電阻一致，R2的阻值仍應滿足以下關系：</p><p><b>　　R2=R1//RF</b></p><p>　　同相

46、比例運算電路中反饋的組態(tài)為電壓串聯(lián)負反饋，同樣可以利用理想運放工作在線性區(qū)時的兩個特點來分析輸出輸入關系。</p><p>　　根據“虛短”和“虛斷”的特點可知，i-=i+=0,故</p><p>　　u-=R1u0/(R1+RF)</p><p>　　而且u-=u+=u1</p><p><b>　　由以上二式可得</b&g

47、t;</p><p>　　R1U0/(R1+RF)=U1</p><p>　　則同相比例運算電路的輸出輸入關系為</p><p>　　U0=(1+RF/R1)u1</p><p>　　3.差分比例運算電路</p><p>　　差分比例運算電路，兩個輸入電壓u11和u12各自通過電阻R1和R2分別加在集成運放的輸入端和同

48、相輸入端。另外，從輸出端通過反饋電阻RF接回到反相輸入端。為了保證運放兩個輸入端對地的電阻平衡，同時為了避免降低共模抑制比，通常要求</p><p>　　R1=R2 RF=R’</p><p>　　在理想條件下，由于“虛斷”，i+=i-=0,利用疊加定理可求得反相輸入端得電位為</p><p>　　u-=RFu11/(R1+RF)+R1u0/(R1+RF)<

49、/p><p><b>　　同相輸入端的電位為</b></p><p>　　U+=R1u12/(R2+R1)</p><p>　　因為“虛短”，即u-=u+，所以</p><p>　　U0=－RF(u11-u12)/R1</p><p>　　2.4.2三運放數據放大器的設計分析</p>&

50、lt;p>　　在Multisim中分別構建由三個集成運放組成的數據放大器。</p><p>　　令R1分別等于2千歐和20千歐，在輸入端加上直流電壓ui，利用虛擬儀表測量輸出電壓u0。</p><p>　　2.4.3求和電路的設計分析</p><p><b>　　求和電路</b></p><p>　　為了保證集成運

51、放兩個輸入端對地電阻平衡，同相輸入端電阻應為R1=R1//R2//R3//RF</p><p>　　由于徐“虛斷”，i-=0,因此i1+i2+i3=iF</p><p>　　又因為集成運放的反相輸入端“虛地”，故上式寫為</p><p>　　Uo=-(RFu11/R1+ RFu12/Rf+ RFu13/R3)</p><p>　　2.4.4積

52、分電路的設計分析</p><p><b>　　積分電路</b></p><p>　　輸入電壓通過電阻R加在集成運放的反響輸入端，并在輸出端和反響輸入端之間通過電容C引回一個深度負反饋，即可組成基本積分電路。為使集成運放兩個輸入端對地的電阻平衡，通常使同相輸入端的電阻為</p><p><b>　　R1=R</b></

53、p><p>　　可以看出，這種反相輸入基本積分電路實際上是在反相比例電路的基礎上將反饋回路中的電阻RF改為電容C而得到的。</p><p>　　由于集成運放的反相輸入端“虛地”，故</p><p><b>　　U0=-Uc</b></p><p>　　可見輸出電壓與電容兩端電壓成正比。又由于“虛斷”，運放反相輸入端的電流為零

54、。則i1=ic,故</p><p>　　u0=-1/RC + U0(0)</p><p>　　2.5 仿真結果分析</p><p>　　2.5.1比例運算電路的Multisim結果仿真分析</p><p>　　反相輸入Ui(V)=1時

55、 Ui(V)=2時 </p><p>　　同相輸入Ui(V)=1時 Ui(V)=2時

56、 </p><p>　　差分輸入UI1(V)=1 UI2(V)=2 </p><p>　　UI1(V)= 3UI2(V)=1 </p><p>　　2.5.2、三運放數據放大器的M

57、ultisim結果仿真分析</p><p>　　R1=2K時Ui(V)=0.1 Ui(V)=0.2 </p><p>　　R1=20K Ui(V)

58、=0.1 Ui(V)=0.2 </p><p>　　2.5.3求和電路的Multisim結果仿真分析</p><p>　　UI1(V)

59、=1 UI2(V)=1 UI3(V)=1 </p><p>　　UI1(V)=1.5 UI2(V)=0.3 UI3(V)=2 </p><p>　　2.5.4積分電路的Multisim結果仿真分析</p><p>　　U=0.5V.f=50Hz </p><p>　　2.6設計總結和體會 <

60、/p><p>　　通過對模擬信號運算電路的設計，了解了運輸電路的掌握集成運算放大器組成比例、求和電路的特點及性能。再通過Multisim仿真對比例運輸電路、求和電路的結果進行驗證、比對，對結果進行分析。</p><p><b>　　2.7 參考文獻</b></p><p>　　模擬電子技術基礎簡明教程（清華大學電子教學研究組）</p>