基于fpga的嵌入式系統(tǒng)設(shè)計(jì)

1、<p>　　草魚草魚草魚基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)草魚 草魚 草魚 草魚 草魚草魚 草魚 草魚草魚草魚草魚草魚草魚草魚草魚草魚摘 草魚 草魚要草魚草魚本文設(shè)計(jì)完成的是基于FPGA的嵌入式系統(tǒng)開發(fā)板，鯉魚它可以完成FPGA、pork嵌入式系統(tǒng)和SOPC等的設(shè)計(jì)和開發(fā)。草魚草魚開發(fā)板以Altera公司的Cyclone系列FPGA—EP1C6為核心，鯉魚在其外圍擴(kuò)展FLASH、porkSRAM、po

2、rkA/D、porkD/A、pork鍵盤、porkLED顯示、porkLCD顯示、pork串口通信、porkVGA接口、porkPS2接口和USB接口等器件，鯉魚使其成為一個(gè)完整的嵌入式開發(fā)系統(tǒng)，鯉魚系統(tǒng)采用模塊化設(shè)計(jì)，鯉魚各個(gè)模塊之間可以自由組合，鯉魚使得該開發(fā)板的靈活性和可擴(kuò)展性大大提高。草魚同時(shí)開發(fā)板所提供的豐富的接口模塊，鯉魚供人機(jī)交互和器件間通信使用，鯉魚方便了開發(fā)者的設(shè)計(jì)和系統(tǒng)的嵌入，鯉魚可以滿足普通高等院校、pork科研人

3、員等的需求。草魚草魚開發(fā)者可以使用VHDL語言、porkVerilog 草魚HDL語言、pork原理圖輸入等多種方式進(jìn)行邏輯電路和功能模塊設(shè)</p><p>　　草魚前 草魚 草魚言草魚草魚FPGA的特點(diǎn)及其發(fā)展趨勢(shì)：pork嵌入式系統(tǒng)，鯉魚是一個(gè)面向應(yīng)用、pork技術(shù)密集、pork資金密集、pork不可壟斷的產(chǎn)業(yè)，鯉魚隨著各個(gè)領(lǐng)域應(yīng)用需求的多樣化，鯉魚嵌入式設(shè)計(jì)技術(shù)和芯片技術(shù)也經(jīng)歷著一次又一次的革新。草魚

4、雖然ASIC的成本很低，鯉魚但設(shè)計(jì)周期長(zhǎng)、pork投入費(fèi)用高、pork風(fēng)險(xiǎn)較大，鯉魚而可編程邏輯器件（Programmable 草魚Logical 草魚Device，鯉魚PLD）設(shè)計(jì)靈活、pork功能強(qiáng)大，鯉魚尤其是高密度現(xiàn)場(chǎng)可編程邏輯器件（Field 草魚Programmable 草魚Gate 草魚Array,FPGA）其設(shè)計(jì)性能已完全能夠與ASIC媲美，鯉魚而且由于FPGA的逐步普及，鯉魚其性能價(jià)格比已足以與ASIC抗衡。草魚因此，

5、鯉魚FPGA在嵌入式系統(tǒng)設(shè)計(jì)領(lǐng)域已占據(jù)著越來越重要的地位。草魚草魚可編程片上系統(tǒng)（SOPC）是一種特殊的嵌入式系統(tǒng)：pork首先它是片上系統(tǒng)（SOC），鯉魚即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；pork其次，鯉魚它是可編程系統(tǒng)，鯉魚具有靈活的設(shè)計(jì)方式，鯉魚可裁減、pork可擴(kuò)充、pork可升級(jí)，鯉魚并具</p><p>　　注：pork其具體數(shù)值與器件結(jié)構(gòu)有關(guān)草魚Nios嵌入式處理器指令系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)具有以

6、下特性：pork草魚在Altera 草魚FPGA中有效實(shí)現(xiàn)。草魚草魚使用最少的邏輯單元。草魚草魚使用最少的存儲(chǔ)單元。草魚草魚最大的時(shí)鐘速度。草魚草魚用SOPC 草魚Builder容易進(jìn)行系統(tǒng)集成。草魚草魚簡(jiǎn)單的存儲(chǔ)器接口。草魚草魚標(biāo)準(zhǔn)的可配置外圍設(shè)備庫。草魚草魚在CPU、pork外圍設(shè)備和存儲(chǔ)器之間自動(dòng)形成Avalon交換結(jié)構(gòu)接口邏輯電路。草魚草魚為編譯嵌入式軟件優(yōu)化指令系統(tǒng)結(jié)構(gòu)。草魚草魚靈活的尋址方式。草魚草魚大

7、容量?jī)?nèi)部寄存器組的有效利用。草魚草魚快速的中斷處理。草魚草魚硬件加速模塊。草魚草魚有效算法實(shí)現(xiàn)。草魚草魚MSTEP指令：pork單步乘法單元。草魚草魚MUL指令：pork快速整數(shù)乘法單元。草魚草魚Nios嵌入式處理器支持Altera主流FPGA的全部系列，鯉魚器件支持如表1-2所示。草魚草魚表1-2 草魚 草魚Nios嵌入式處理器器件支持</p><p>　　隨著超過1萬個(gè)Nios開發(fā)套件的交付使用

8、，鯉魚Nios嵌入式處理器已經(jīng)成為嵌入式處理器軟核的標(biāo)準(zhǔn)。草魚草魚Nios嵌入式處理器的系統(tǒng)組件、pork開發(fā)工具和開發(fā)平臺(tái)如表1-3所示。草魚草魚表1-3 草魚 草魚Nios嵌入式處理器系統(tǒng)組件、pork開發(fā)工具和開發(fā)平臺(tái)</p><p>　　草魚1.2.2 草魚Nios嵌入式處理器系統(tǒng)組件草魚草魚Nios嵌入式處理器系統(tǒng)包括一個(gè)或多個(gè)Nios 草魚CPU、porkAvalon交換結(jié)構(gòu)總線和其他組件。

9、草魚Altera的SOPC 草魚Builder系統(tǒng)開發(fā)工具可以自動(dòng)生成這些組件以及連接它們的總線。草魚草魚下列組件可用于生成基于Nios處理器的嵌入式系統(tǒng)：pork草魚Nios 草魚CPU。草魚 草魚草魚Avalon總線。草魚草魚外圍設(shè)備和存儲(chǔ)器接口。草魚草魚片內(nèi)調(diào)試模塊。草魚草魚設(shè)計(jì)者能夠使用SOPC 草魚Builder設(shè)計(jì)Nios處理器系統(tǒng)，鯉魚如圖1-1所示。草魚草魚草魚圖1-1 草魚 草魚Nios處理器系統(tǒng)草魚

10、Nios處理器系統(tǒng)包含帶指令和數(shù)據(jù)高速緩存的Nios 草魚CPU、pork片內(nèi)調(diào)試模塊、pork直接存儲(chǔ)器存?。―MA）控制器、pork常用外圍設(shè)備（PIO、porkUART、pork以太網(wǎng)端口和存儲(chǔ)器接口等）和并行多控制器Avalon交換結(jié)構(gòu)總線。草魚草魚草魚1.2.3 草魚Avalon交換結(jié)構(gòu)總線草魚草魚 草魚 草魚 草魚 草魚Avalon交換結(jié)構(gòu)總線是Altera開發(fā)的用于Ni</p><p>　　

11、Cyclone器件有兩種配置方法：pork草魚使用運(yùn)行在主機(jī)算計(jì)上的QuartusⅡ軟件，鯉魚通過連接到JTAG插座的Altera下載電纜直接配置Cyclone器件草魚通過主動(dòng)串行配置器件EPCS1/EPCS4配置Cyclone器件草魚（2）Flash存儲(chǔ)器件草魚Nios上用的Flash為8MBit的存儲(chǔ)器件AM29LV800B，鯉魚它用于兩個(gè)目的：pork草魚在FPGA器件上實(shí)現(xiàn)的Nios嵌入式處理器可以使用Flash存儲(chǔ)器

12、作為通用只讀存儲(chǔ)器和非易失性存儲(chǔ)器草魚Flash存儲(chǔ)器可以保存FPGA配置數(shù)據(jù)，鯉魚配置數(shù)據(jù)在加電時(shí)通過配置控制器裝入FPGA器件草魚Nios參考設(shè)計(jì)的硬件配置數(shù)據(jù)預(yù)存在Flash存儲(chǔ)器中，鯉魚參考設(shè)計(jì)的硬件配置數(shù)據(jù)裝入后，鯉魚其中的監(jiān)控程序可以將文件下載到Flash存儲(chǔ)器，鯉魚Nios嵌入式處理器軟件包括擦寫Flash存儲(chǔ)器的程序。草魚草魚Flash存儲(chǔ)器與SRAM共用地址和數(shù)據(jù)總線。草魚草魚（3）雙SRAM器件草魚Nios

13、開發(fā)板上有兩個(gè)64k×16位的異步SRAM器件IDT71V016S，鯉魚它們和FPGA器件相連作為Nios嵌入式處理器的</p><p>　　草魚3.2.2 草魚引腳說明草魚草魚240引腳PQFP封裝的引腳功能見附3。草魚草魚各引腳的定義見附3。草魚草魚草魚3.2.3 草魚工作條件草魚草魚Cyclone器件有民用和工業(yè)兩個(gè)等級(jí)，鯉魚工業(yè)級(jí)器件可能有速度等級(jí)可用性限制。草魚Cyclone器

14、件的絕對(duì)最大額度定值見附3。草魚草魚Cyclone器件推薦工作條件見附3。草魚草魚Cyclone器件的直流工作條件見附3。草魚草魚草魚3.3 草魚串行配置器件：porkEPCS1的特性和電路設(shè)計(jì)草魚草魚3.3.1 草魚Cyclone 草魚FPGA的配置草魚草魚Cyclone器件可以用以用多種配置方式，鯉魚這些配置方式包括主動(dòng)串行配置、pork被動(dòng)串行配置、pork基于JTAG口的配置，鯉魚其中主動(dòng)串行配置是用一種新的低成

15、本的串行配置器件。草魚除此之外，鯉魚Cyclone器件還可以接收壓縮數(shù)據(jù)流，鯉魚并且實(shí)時(shí)的解壓縮這些數(shù)據(jù)以減少配置所需空間的大小，鯉魚縮短配置所需的時(shí)間。草魚草魚Cyclone器件用SRAM單元來存儲(chǔ)配置數(shù)據(jù)，鯉魚因?yàn)镾RAM存儲(chǔ)器是不穩(wěn)定的，鯉魚所以配置數(shù)據(jù)在每次系統(tǒng)上電時(shí)都需要下載到Cyc</p><p>　　可以通過MSEL1和MSEL0兩個(gè)引腳的電平高低來選擇Cyclone器件的配置方式，鯉魚見表3-3

16、。草魚如果系統(tǒng)設(shè)計(jì)只要求用到一種配置方式，鯉魚那么兩個(gè)MSEL腳就可以接到VCC或者GND上，鯉魚如果設(shè)計(jì)要求多于一種配置方式，鯉魚那么MSEL腳在Cyclone器件配置完成以后可以轉(zhuǎn)換。草魚在用戶模式下把這兩個(gè)腳固定起來并不會(huì)影響器件操作。草魚盡管如此，鯉魚MSEL腳在開始重新配置時(shí)必須有效。草魚草魚草魚表3-3 草魚配置數(shù)據(jù)源</p><p>　　配置完成以后，鯉魚Cyclone器件將會(huì)初始化所有的寄存器

17、和I/O接口，鯉魚然后進(jìn)入用戶模式下，鯉魚執(zhí)行用戶設(shè)計(jì)文件。草魚草魚Cyclone器件通過串行配置器件進(jìn)行配置時(shí)，鯉魚串行配置器件上的4個(gè)控制引腳nCS、porkDCLK、porkASDI、porkDATA分別與Cyclone器件的控制信號(hào)nCSO、porkDCLK、porkASDO、porkDATA0直接相連。草魚通過下載電纜編程的串行配置器件用AS配置方式對(duì)Cyclone器件進(jìn)行配置的連接如圖3-1所示。草魚草魚草魚圖3-1

18、草魚用AS配置方式配置Cyclone器件草魚Cyclone器件在配置流程中作為配置控制器使用，鯉魚通過nCSO信號(hào)將nCS置為低電平選中串行配置器件，鯉魚通過DCLK向串行配置器件提供串行配置數(shù)據(jù)，鯉魚通過ASDO向串行配置器件發(fā)送指令和地址，鯉魚串行配置器件在DCLK的下降沿向Cyclone器件的DATA0發(fā)送配置數(shù)據(jù)，鯉魚配置數(shù)據(jù)在DCLK的上升沿鎖存到Cyclone器件中。草魚草魚Cyclone器件在AS配置方式配置期間控制C

19、ONF_DONE和nSTATUS引腳。草魚如果CONF_DON</p><p>　　草魚串行配置器件的引腳說明如下表3-5所示。草魚草魚表3-5 草魚串行配置器件引腳說明</p><p>　　草魚3.3.3 草魚EPCS1的電路設(shè)計(jì)草魚草魚 草魚 草魚 草魚 草魚如圖3-2所示。草魚草魚草魚圖3-2 草魚開發(fā)板上原理圖中EPCS1的連接草魚草魚3.4 草魚SRAM：por

20、kIDT71V016的特性和電路設(shè)計(jì)草魚草魚3.4.1 草魚器件特性草魚草魚IDT71V016有如下特性：pork草魚64k×16位超高速CMOS靜態(tài)SRAM草魚商業(yè)用（0℃到70℃）和工業(yè)用（-40℃到85℃）兩種草魚與時(shí)鐘周期相等的存取時(shí)間：pork商業(yè)用15ns工業(yè)用20ns草魚一個(gè)片選端和一個(gè)輸出使能端草魚雙向的輸入和輸出與LVTTL相符草魚通過未選中芯片實(shí)現(xiàn)低電源功耗草魚低字節(jié)和高字節(jié)使能引腳草

21、魚單電源3.3V供電草魚44腳的SOJ封裝和44腳的TSOP封裝草魚草魚3.4.2 草魚IDT71V016工作方式草魚草魚IDT71V016是一種高速靜態(tài)的SRAM，鯉魚其容量為1048576Bit(64k×16位)。草魚IDT71V016是利用IDT高性能高可靠性的CMOS工藝制造而成的。草魚IDT先進(jìn)的工藝，鯉魚還有創(chuàng)造性的電路設(shè)計(jì)，鯉魚為我們提供了一種解</p><p>　　引腳外形如

22、下圖3-3所示：pork草魚草魚圖3-3 草魚IDT71V016引腳外形草魚引腳定義如下所示：pork草魚A0—A15：pork16位的地址草魚I/O0—I/O15：pork16位的數(shù)據(jù)草魚CS#：pork片選草魚WE#：pork寫使能草魚OE#：pork輸出使能草魚BHE#：pork高字節(jié)使能草魚BLE#：pork低字節(jié)使能草魚Vdd：pork電源草魚Vss：pork地草魚草魚3.4.3 草魚IDT71V0

23、16的電路設(shè)計(jì)草魚草魚Avalone總線是Nios 草魚CPU專用的片內(nèi)總線，鯉魚用于整合Nios 草魚CPU內(nèi)核與Nios 草魚CPU的外設(shè)。草魚這里的外設(shè)不一定全部是FPGA片外的模塊，鯉魚也可以是FPGA片內(nèi)的部分邏輯功能模塊，鯉魚Avalone總線的主要功能相當(dāng)與PC結(jié)構(gòu)的計(jì)算機(jī)體系中的北橋芯片。草魚草魚與傳統(tǒng)的三總線結(jié)構(gòu)類似，鯉魚Avalone總線具有邏輯上的三總線的功能。草魚但是物理形態(tài)更為靈活，鯉魚利用FPGA的片

24、內(nèi)邏輯可以集成幾乎所有的總線譯碼機(jī)制在FPGA片內(nèi)，鯉魚所以引出FPGA片外的Avalone總線的物理形態(tài)更接</p><p>　　注：porkL=邏輯低電平=，鯉魚H=邏輯高電平=，鯉魚，鯉魚X=無關(guān)，鯉魚=地址輸入草魚草魚草魚3.5.4 草魚AM29LV800的電路設(shè)計(jì)草魚草魚FLASH上有幾個(gè)控制引腳通過上拉電阻拉高（硬件已連結(jié)好）主要是為了避免FPGA配置過程，鯉魚引腳信號(hào)處于弱高的過程中，鯉魚

25、對(duì)FLASH芯片進(jìn)行錯(cuò)誤的寫操作。草魚草魚FLASH模塊的地址總線和Avalone總線的地址總線互連的時(shí)候需要考慮地址對(duì)齊的問題: 草魚FLASH模塊的A0到A18應(yīng)該對(duì)用到Avalone總線上的A1到A19。草魚這樣才能保證FLASH正常工作。草魚草魚原理圖中AM29LV800的連接如下圖3-7所示。草魚草魚草魚圖3-7 草魚原理圖中AM29LV800的連接草魚第4章 草魚Nios嵌入式系統(tǒng)開發(fā)板調(diào)試草魚草魚Nios嵌入