第08章門(mén)電路與組合邏輯電路

1、第八章 門(mén)電路與組合邏輯電路,第一節(jié) 數(shù)字電路概述與計(jì)數(shù)制,第二節(jié) 邏輯門(mén)電路,第三節(jié) 組合邏輯電路的分析與設(shè)計(jì),第八章 門(mén)電路與組合邏輯電路,第四節(jié) 常用組合邏輯電路,,第一節(jié) 數(shù)字電路概述與計(jì)數(shù)制,一、模擬量和數(shù)字量,二、計(jì)數(shù)制,第八章 門(mén)電路與組合邏輯電路,,一、模擬量和數(shù)字量,1．脈沖數(shù)字信號(hào),數(shù)字電路(digital circuit)：,,組合邏輯電路,時(shí)序邏輯電路,脈沖是指在短時(shí)間內(nèi)出現(xiàn)的電壓或電流

2、的變化，其波形不按正弦規(guī)律變化。,第八章 門(mén)電路與組合邏輯電路,,脈沖數(shù)字信號(hào)的參數(shù),脈沖幅度Um,脈沖上升時(shí)間tr,脈沖下降時(shí)間tf,脈沖寬度tw,周期T,第八章 門(mén)電路與組合邏輯電路,,2．典型的數(shù)字信號(hào),在同一種方波信號(hào)中，相對(duì)高的電位叫作高電平，反之為低電平,矩形波信號(hào),第八章 門(mén)電路與組合邏輯電路,,方波特點(diǎn)：強(qiáng)調(diào)相對(duì)高低電位，而非具體電位或電壓的數(shù)值,3. 正邏輯和負(fù)邏輯,正邏輯:高電平—為“1”

3、 低電平—為“0”,方波特點(diǎn)：強(qiáng)調(diào)相對(duì)高低電位，而非具體電位或電壓的數(shù)值,第八章 門(mén)電路與組合邏輯電路,,二、計(jì)數(shù)制,1. 十進(jìn)制 逢十進(jìn)一和“權(quán)”,2. 二進(jìn)制 逢二進(jìn)一和“權(quán)”,43.2 = 4×101 + 3×100 + 2×10-1,權(quán): 101(十位) 100(個(gè)位) 10-1(小數(shù)后1位),(1101)2 = 1×23 +

4、1×22 +0×21 + 1×20,權(quán): 23 22 21 20,13,基數(shù),例如,例如,第八章 門(mén)電路與組合邏輯電路,,3. 十進(jìn)制,二進(jìn)制轉(zhuǎn)換成十進(jìn)制：按權(quán)展開(kāi),十進(jìn)制轉(zhuǎn)換成二進(jìn)制： ①整數(shù)部分轉(zhuǎn)換 ②小數(shù)部分轉(zhuǎn)換,(1101)2 = 1×23 +1×22 +0×21 +

5、 1×20,權(quán): 23 22 21 20,13,例如,第八章 門(mén)電路與組合邏輯電路,,例如 14.605,①整數(shù)部分轉(zhuǎn)換：除2取余，直至0,十進(jìn)制轉(zhuǎn)換成二進(jìn)制,14,2,7,2,3,2,1,2,0,,∴　14 = (1110 )2,余0,余1,余1,余1,注意：先得的余數(shù)為低位；后得的為高位,第八章 門(mén)電路與組合邏輯電路,,例如 14.605,十進(jìn)制

6、轉(zhuǎn)換成二進(jìn)制,注意：先得的整數(shù)為高位，后得的為低位,②小數(shù)部分：乘2取整，直至達(dá)精確的位數(shù),0.605,1.210,0.420,K-3 =0,K-2 =0,K-1 =1,,0.840,,∴ 0.605≈(0.100)2,得：14.605≈(1110.100)2,第八章 門(mén)電路與組合邏輯電路,,4.二-十進(jìn)制,Binary Coded Decimal，BCD碼,BCD碼：用四位二進(jìn)制代碼表示一位十進(jìn)制數(shù)

7、 ( 0～9共十個(gè)數(shù)字）,0000～1001,可代表0～9,又稱8421碼(權(quán)),1位十進(jìn)制數(shù),,,,舉例：（84）10＝（1000，0100）8421BCD,第八章 門(mén)電路與組合邏輯電路,,第二節(jié) 邏輯門(mén)電路,一、基本邏輯門(mén)電路,二、集成邏輯門(mén)電路,第八章 門(mén)電路與組合邏輯電路,,邏輯門(mén)電路：能夠?qū)崿F(xiàn)邏輯關(guān)系，邏輯關(guān)系是指某事物的條件與結(jié)果的關(guān)系。,1．與邏輯和與門(mén)電路,“1”—接通或燈亮; “0”—斷開(kāi)或

8、燈滅,與邏輯 AND logic：只有當(dāng)決定某一事情的條件全部具備之后，這件事才會(huì)發(fā)生。,一、基本邏輯門(mén)電路,第八章 門(mén)電路與組合邏輯電路,,與邏輯真值表,只有當(dāng)A、B全為“1”，才有Y＝1；若A、B任一為0V , 相應(yīng)的二極管優(yōu)先導(dǎo)通，鉗制UY≈0.7V。,0,表達(dá)式：Y＝A·B,與門(mén)電路,第八章 門(mén)電路與組合邏輯電路,,,,2．或邏輯和或門(mén)電路,“1”—接通或燈亮; “0”—斷開(kāi)或燈滅,或邏輯真值表,或邏輯（

9、OR logic）：當(dāng)決定某一事情的幾個(gè)條件中，只要有一個(gè)或一個(gè)以上條件具備，這件事就會(huì)發(fā)生。,第八章 門(mén)電路與組合邏輯電路,,或門(mén)電路,表達(dá)式：Y＝A＋B,若A、B中任一為1, 相應(yīng)的二極管優(yōu)先導(dǎo)通，鉗制UY≈3.7V。,,,1,或邏輯真值表,第八章 門(mén)電路與組合邏輯電路,,第八章 門(mén)電路與組合邏輯電路,3．非邏輯和非門(mén)電路,“1”—接通或燈亮; “0”—斷開(kāi)或燈滅,非邏輯（NOT logic）：某一事情是否發(fā)生只

10、取決于一個(gè)條件，而且結(jié)果是對(duì)該條件的否定；條件具備時(shí)事情不發(fā)生，條件不具備時(shí)事情才發(fā)生。,,第八章 門(mén)電路與組合邏輯電路,非門(mén)電路,1,0,,,,三極管開(kāi)關(guān)狀態(tài),表達(dá)式：,飽和導(dǎo)通,,第八章 門(mén)電路與組合邏輯電路,復(fù)合邏輯門(mén),與非門(mén)電路,或非門(mén)電路,,第八章 門(mén)電路與組合邏輯電路,舉例：同或門(mén),邏輯功能：A、B相同，則Y＝1,可寫(xiě)成 Y＝A⊙B,,同或門(mén)邏輯符號(hào),,第八章 門(mén)電路與組合邏輯電路,二、集成邏輯門(mén)電

11、路,1．TTL門(mén)電路,半導(dǎo)體集成門(mén)電路：,雙極型 三極管,單極型 場(chǎng)效應(yīng)管,,Transistor-transistor Logic,屬于雙極型集成門(mén)電路，主要以TTL與非門(mén)電路為基礎(chǔ),,第八章 門(mén)電路與組合邏輯電路,T1：多發(fā)射極晶體管，構(gòu)成與門(mén)電路,,典型TTL與非門(mén)電路的結(jié)構(gòu)、功能和邏輯符號(hào),,,C1,,第八章 門(mén)電路與組合邏輯電路,TTL與非門(mén)工作原理,①當(dāng)A、B、C 任一為“0”時(shí)：Y＝1,1,,,UB1=0.

12、3+0.7=1V,,,,5V,,,,UY≈3.6V,3.6V,拉電流,,,T1：多發(fā)射極晶體管，構(gòu)成與門(mén)電路,,C1,,第八章 門(mén)電路與組合邏輯電路,T1各發(fā)射極最終還導(dǎo)通嗎？,0,UB1=0.7×3=2.1V,1V,,,UY≈0.3V,0.3V,②當(dāng)A、B、C 全為“1”時(shí)：UB1↑↑→Y＝0,,灌電流,,,,,C1,TTL與非門(mén)工作原理,,,第八章 門(mén)電路與組合邏輯電路,TTL與非門(mén)工作原理總結(jié),,,第八章

13、 門(mén)電路與組合邏輯電路,TTL的主要參數(shù),傳輸延時(shí)：傳輸延遲時(shí)間是用來(lái)表示TTL門(mén)電路工作速度的參數(shù),輸入／輸出邏輯電平：標(biāo)準(zhǔn)TTL門(mén)輸入邏輯低電平UIL為0～0.8V；輸入邏輯高電平UIH為2～5V；輸出邏輯低電平UOL為0～0.4V；輸出邏輯高電平UOH為2.4～5V。,,,第八章 門(mén)電路與組合邏輯電路,輸入／輸出邏輯電平：標(biāo)準(zhǔn)TTL門(mén)輸入邏輯低電平UIL為0～0.8V；輸入邏輯高電平UIH為2～5V；輸出邏輯低電平UOL為

14、0～0.4V；輸出邏輯高電平UOH為2.4～5V。,TTL的主要參數(shù),,,第八章 門(mén)電路與組合邏輯電路,IIL,閾值電壓UT：能使輸入級(jí)T1的基極電位UB1達(dá)到2.1V對(duì)應(yīng)的輸入電壓，稱為閾值電壓。,輸入／輸出電流： 低電平輸入電流IIL～輸入端短路電流IIS 高電平輸入電流IIH～反偏漏電流:IIH≈0,IIS,1V,,IIH,,IIS≈1.6mA,IIH≈20～40μA,,TTL的主要參數(shù),

15、,,第八章 門(mén)電路與組合邏輯電路,扇出系數(shù)：扇出系數(shù)是指一個(gè)門(mén)電路能帶同類(lèi)門(mén)電路輸入端的最大數(shù)目。,,,灌,0,拉,1,或者…在拉電流時(shí)：,在驅(qū)動(dòng)門(mén)灌電流時(shí)：,output,Low,High,output,TTL的主要參數(shù),,,第八章 門(mén)電路與組合邏輯電路,（1）CMOS非門(mén)電路 常稱CMOS反相器,驅(qū)動(dòng)管TN是N溝道增強(qiáng)型(NMOS)，負(fù)載管TP是P溝道增強(qiáng)型(PMOS)，兩者聯(lián)成互補(bǔ)對(duì)稱的結(jié)構(gòu)。,

16、無(wú)論電路處于何種狀態(tài)，兩管中總有一個(gè)截止，所以它的靜態(tài)功耗極低，有微功耗電路之稱。,驅(qū)動(dòng)管,負(fù)載管,2．CMOS門(mén)電路,,第八章 門(mén)電路與組合邏輯電路,2．CMOS門(mén)電路,（2）CMOS傳輸門(mén)電路 相當(dāng)于理想開(kāi)關(guān),傳輸門(mén)的開(kāi)通與關(guān)斷取決于控制信號(hào)C和 ，在 輸入端加了符號(hào)“○”，喻意 低電平有效，即 ＝0就允許信號(hào)傳輸。,低電平有效,高電平有效,,第八章 門(mén)電路與組合邏輯電路,3．集成門(mén)電

17、路使用的一些實(shí)際問(wèn)題,TTL門(mén)電路多余輸入端的處理 ①接高電平；②接低電平；③并聯(lián)；④剪短懸空,與門(mén)，與非門(mén),或門(mén)，或非門(mén),相當(dāng)于輸入1,,第三節(jié) 組合邏輯電路的分析和設(shè)計(jì),一、邏輯代數(shù)基礎(chǔ),二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換,三、組合邏輯電路的分析,四、組合邏輯電路的設(shè)計(jì),第八章 門(mén)電路與組合邏輯電路,,一、邏輯代數(shù)基礎(chǔ),第八章 門(mén)電路與組合邏輯電路,1．邏輯代數(shù)運(yùn)算法則,邏輯非,邏輯或,邏輯與,,一、邏輯代數(shù)基礎(chǔ),第八章

18、 門(mén)電路與組合邏輯電路,1．邏輯代數(shù)運(yùn)算法則,遵守交換律、結(jié)合律、分配律反演律（摩根律） 、吸收律等,,,反演律,吸收律,,第八章 門(mén)電路與組合邏輯電路,2. 最小項(xiàng)的定義和性質(zhì),與非運(yùn)算真值表與最小項(xiàng),n變量邏輯函數(shù)的最小項(xiàng)共有2n個(gè),,最小項(xiàng)的重要性質(zhì)：輸入變量A、B任何一組取值下必有一個(gè)最小項(xiàng)，且僅有一個(gè)最小項(xiàng)的值為1。,,第八章 門(mén)電路與組合邏輯電路,2. 最小項(xiàng)的定義和性質(zhì),約束項(xiàng)和任意項(xiàng)統(tǒng)稱無(wú)關(guān)項(xiàng)。把它們加

19、入到邏輯函數(shù)表達(dá)式中，不會(huì)改變函數(shù)原來(lái)的關(guān)系。利用寫(xiě)入無(wú)關(guān)項(xiàng)的方法?？苫?jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)。,約束項(xiàng)：如果真值表中禁止輸入變量為某些值，該組值對(duì)應(yīng)的最小項(xiàng)叫做約束項(xiàng)，取值為零。,任意項(xiàng)：如果真值表中輸入變量某些組合的取值對(duì)函數(shù)沒(méi)有影響，可有可無(wú)，不影響電路功能，其對(duì)應(yīng)的最小項(xiàng)叫做任意項(xiàng)。,,二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換,第八章 門(mén)電路與組合邏輯電路,1.公式法化簡(jiǎn),【例題】 化簡(jiǎn)邏輯函數(shù),【解】 利用公式A+A＝A，把上式改寫(xiě)成,

20、,,,所以：,,二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換,第八章 門(mén)電路與組合邏輯電路,,,,2. 真值表與邏輯式的轉(zhuǎn)換,輸入變量A、B······n個(gè),n變量邏輯函數(shù)的最小項(xiàng)共有2n個(gè),輸入變量ABC=001時(shí):,,,二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換,第八章 門(mén)電路與組合邏輯電路,,,,2. 真值表與邏輯式的轉(zhuǎn)換,,輸入變量A、B·····

21、;·n個(gè),n變量邏輯函數(shù)的最小項(xiàng)共有2n個(gè),輸入變量ABC=001時(shí):,,第八章 門(mén)電路與組合邏輯電路,,,,2. 真值表與邏輯式的轉(zhuǎn)換,輸入變量A、B······n個(gè),n變量邏輯函數(shù)的最小項(xiàng)共有2n個(gè),輸入變量ABC=001時(shí):,,二、邏輯函數(shù)的化簡(jiǎn)和轉(zhuǎn)換,第八章 門(mén)電路與組合邏輯電路,,,,2. 真值表與邏輯式的轉(zhuǎn)換,設(shè)計(jì)一個(gè)三人舉手表決器,Y為結(jié)果，

22、半數(shù)以上人通過(guò)：Y=1,Y＝1對(duì)應(yīng)的最小項(xiàng)？,Y＝m3+m5+m6+m7,,第八章 門(mén)電路與組合邏輯電路,,,,3．邏輯式與邏輯圖的轉(zhuǎn)換,,對(duì)下式加入兩個(gè)ABC后再化簡(jiǎn),,三人舉手表決電路圖,,第八章 門(mén)電路與組合邏輯電路,,,,4．輸入與輸出波形圖,橫向:時(shí)間 t,縱向:變量,Y = A + B,,三、組合邏輯電路的分析,第八章 門(mén)電路與組合邏輯電路,【例題】 組合邏輯電路如圖示，分析該電路的邏輯功能。,【解】 由邏

23、輯圖逐級(jí)寫(xiě)出邏輯式,,由邏輯式寫(xiě)出真值表,,異或門(mén)：,,第八章 門(mén)電路與組合邏輯電路,,,【例題】 對(duì)人腦醫(yī)學(xué)磁共振圖像采用一種基于區(qū)域的分割識(shí)別技術(shù)，即依據(jù)病灶與正常組織在圖像中反映出的亮度差異找到合適的域值進(jìn)行分割檢測(cè)。設(shè)圖像檢測(cè)結(jié)果的亮度狀態(tài)為0～7種（000～111），0代表區(qū)域亮度最低，7代表區(qū)域亮度最高，區(qū)域閾值亮度為5。試設(shè)計(jì)一個(gè)組合邏輯電路，達(dá)到或高于閾值亮度時(shí)，輸出信號(hào)Y＝1，表示應(yīng)將該區(qū)域分割挑選出來(lái)。,【解】

24、 ①設(shè)輸入變量為ABC，代表 亮度狀態(tài)000～111； 列出真值表,,區(qū)域閾值亮度≥5，則Y=1,第八章 門(mén)電路與組合邏輯電路,,,②寫(xiě)出Y的邏輯式并化簡(jiǎn)變換,對(duì)上式加入一個(gè)ABC后再化簡(jiǎn)得：,,③畫(huà)出邏輯圖,第四節(jié) 常用組合邏輯電路,一、加法器,二、編碼器,三、譯碼器和數(shù)字顯示,四、數(shù)據(jù)選擇器,第八章 門(mén)電路與組合邏輯電路,,第八章 門(mén)電路與組合邏輯電路,一、加法器,1．半加器 (half-adder)

25、,當(dāng)多位數(shù)相加時(shí)，半加器可用于最低位求和，并給出進(jìn)位數(shù)C。,S: 和數(shù)C: 進(jìn)位,,第八章 門(mén)電路與組合邏輯電路,2．全加器 (full-adder),可對(duì)兩個(gè)二進(jìn)制數(shù)A和B及低位進(jìn)位數(shù)CI三者求和S，并給出高位進(jìn)位C,三位串行加法器,CI,CI,,第八章 門(mén)電路與組合邏輯電路,二、編碼器,用途：編碼(coding)是把字母、數(shù)字、文字或符號(hào)等信息編成一組二進(jìn)制代碼。,n位二進(jìn)制代碼有2n種，可以表示2n個(gè)信息,8個(gè)輸入變

26、量(信息)I0～I(xiàn)7,3位二進(jìn)制數(shù)：Y2Y1Y0取 000～111,8種狀態(tài),例如,,第八章 門(mén)電路與組合邏輯電路,1.二進(jìn)制編碼器,若I0=1則：I0～ I7＝100···0Y2Y1Y0 ＝000,每組只允許一個(gè)輸入信號(hào)有效（高電平1）,8個(gè)輸入變量(信息)I0～I(xiàn)7,3位二進(jìn)制數(shù)：Y2Y1Y0取 000～111,8種狀態(tài),例如,,第八章 門(mén)電路與組合邏輯電路,,,,,,,,I1,I2,I

27、5,I7,8/3線編碼器真值表,I0,I3,I4,I6,00001111,00110011,01010101,Y2,Y1,Y0,輸入最小項(xiàng),各輸出,條件：每次只允許一個(gè)輸入信號(hào)為１（有效）,由真值表得出邏輯式如下,1.二進(jìn)制編碼器,,第八章 門(mén)電路與組合邏輯電路,三、譯碼器和數(shù)字顯示,1.二進(jìn)制譯碼器,用途：把輸入的二進(jìn)制代碼(000～111)譯成對(duì)應(yīng)的輸出信號(hào)（ ）,3/8線譯

28、碼器,3位輸入,8位輸出,由74LS138型3/8線二進(jìn)制譯碼器真值表寫(xiě)出邏輯式,二進(jìn)制譯碼器各輸出就是最小項(xiàng)表達(dá)式！,,3位二進(jìn)制譯碼器 ( 3 線 – 8 線),真值表,函數(shù)式,0 0 0 0 0 0 0 1,0 0 0 0 0 0 1 0,0 0 0 0 0 1 0 0,0 0 0 0 1 0 0 0,0 0 0

29、 1 0 0 0 0,0 0 1 0 0 0 0 0,0 1 0 0 0 0 0 0,1 0 0 0 0 0 0 0,,,,,第八章 門(mén)電路與組合邏輯電路,1. 二進(jìn)制譯碼器,【例題】 邏輯式 ，試用74LS138型3/8線二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)。,二進(jìn)制譯碼

30、器各輸出就是最小項(xiàng)表達(dá)式！,【解】,由于74LS138型3/8線二進(jìn)制譯碼器各輸出邏輯式就是最小項(xiàng)表達(dá)式，所以,輸入為ABC,,第八章 門(mén)電路與組合邏輯電路,二進(jìn)制譯碼器各輸出就是最小項(xiàng)表達(dá)式！,1. 二進(jìn)制譯碼器,根據(jù)Y式，用二進(jìn)制譯碼器74LS138構(gòu)成邏輯電路,,,第八章 門(mén)電路與組合邏輯電路,2. 顯示譯碼器,用途：把8421碼(0000～1001)譯成十 進(jìn)制數(shù)0～9，并能用顯示器顯示。,BCD碼,BCD編碼,,

31、顯示譯碼器,,顯示器件,,第八章 門(mén)電路與組合邏輯電路,字符顯示器,①發(fā)光二極管LED②液晶段顯示 LCD,類(lèi)型,七段數(shù)碼管,,第八章 門(mén)電路與組合邏輯電路,七段數(shù)碼管,1,,0,,共陰極數(shù)碼管,共陽(yáng)極數(shù)碼管,字符顯示器,,第八章 門(mén)電路與組合邏輯電路,七段顯示譯碼器,CT74LS248型→驅(qū)動(dòng)共陰極LED數(shù)碼管,分析e段：數(shù)值0, 2, 6, 8 要求e段亮,,譯碼邏輯式,共陰極,— 高電平驅(qū)動(dòng),1111

32、110,0110000,1101101,1111001,0110011,1011011,1011111,1110000,1111111,1111011,,,,,真值表,0 0 0 0 0 0 1,1 0 0 1 1 1 1,0 0 1 0

33、0 1 0,0 0 0 0 1 1 0,1 0 0 1 1 0 0,0 1 0 0 1 0 0,0 1 0 0 0 0 0,0 0 0 1 1 1 1,0 0 0 0 0 0 0,0 0 0 0 1 0 0,

34、,第八章 門(mén)電路與組合邏輯電路,四、數(shù)據(jù)選擇器,數(shù)據(jù)選擇器（multiplexer, MUX）：類(lèi)似一個(gè)多投開(kāi)關(guān)。選擇哪一路信號(hào)由相應(yīng)的一組地址信號(hào)控制,輸入信號(hào),輸出信號(hào),地址控制信號(hào),,2n個(gè)數(shù)據(jù)輸入端,n個(gè)地址選擇端,,輸入數(shù)據(jù),輸出數(shù)據(jù),選擇控制信號(hào),1. 邏輯抽象,,,,,D0,D1,D2,D3,,,,,D0 0 0,D0,D A1 A0,真值表,D1 0 1