版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、1外文文獻(xiàn)翻譯 外文文獻(xiàn)翻譯2010 屆譯文: 譯文:利用 利用 FPGA FPGA 技術(shù)設(shè)計(jì)基于黑板的數(shù)字化硬 技術(shù)設(shè)計(jì)基于黑板的數(shù)字化硬件學(xué)生姓名 學(xué)生姓名 劉曉明 劉曉明 學(xué) 號(hào) 06054116 院 系 數(shù)理信息學(xué)院 數(shù)理信息學(xué)院 專 業(yè) 電子信息工程 電子信息工程 3他們的長(zhǎng)期項(xiàng)目學(xué)生在這些課程通常需要做完以下的設(shè)計(jì)步驟:
2、1. 項(xiàng)目說(shuō)明,硬件設(shè)備的規(guī)格和編制。2. 通過(guò)原理圖編譯或硬件描述語(yǔ)言設(shè)計(jì)輸入,如 VHDL 語(yǔ)言,或 Verilog HDL,在這一步驟中產(chǎn)生設(shè)計(jì)網(wǎng)表。3. 設(shè)計(jì)項(xiàng)目的功能仿真。這一步還需要設(shè)計(jì)工具用來(lái)進(jìn)行功能上的仿真和驗(yàn)證這個(gè)設(shè)計(jì)。4. 設(shè)計(jì)合成。這是創(chuàng)建一個(gè)從功能或其行為描述最優(yōu)化的硬件和數(shù)字系統(tǒng)的一個(gè)重要步驟。已經(jīng)用幾個(gè)較小的步驟完成了把系統(tǒng)的功能特性的轉(zhuǎn)化成存在于供應(yīng)商庫(kù)實(shí)際門,這一步也是一個(gè)基礎(chǔ)工具。5. 設(shè)計(jì)實(shí)施。這也是
3、一個(gè)過(guò)程中關(guān)鍵的步驟,它需要:一)元件庫(kù),二)FPGA 芯片,三)用戶約束文件,以及四)執(zhí)行設(shè)計(jì)的軟件工具。以下幾個(gè)步驟,包括引腳分配,放置和構(gòu)成為硬件(重新)配置的構(gòu)造文件 design.bit。通常建議,在發(fā)送之前為硬件配置通過(guò)時(shí)序仿真以驗(yàn)證設(shè)計(jì)。這種模擬類似于第 3 步,但通過(guò)門路徑時(shí)的實(shí)際時(shí)間延遲除外,因此模擬結(jié)果也更接近于實(shí)測(cè)結(jié)果。6. 硬件配置。在這一步,步驟 5 中創(chuàng)建的 design.bit 文件,被下載到一個(gè)硬件黑板上
4、的一個(gè) FPGA 芯片這個(gè)最終目的地。7. 最后,庫(kù)中設(shè)計(jì)的芯片必須發(fā)送輸入來(lái)核實(shí)和測(cè)試信號(hào)和核查黑板的答復(fù)。如果結(jié)果與仿真結(jié)果不相符,系統(tǒng)必須允許進(jìn)一步核實(shí)和調(diào)試。就像任何其他密集編程一樣,執(zhí)行步驟 2 到 5 需要必要的軟件工具來(lái)設(shè)計(jì),在一般的環(huán)境中,這些步驟可以通過(guò)使用設(shè)計(jì)工具簡(jiǎn)單地進(jìn)行。例如,在這里牛賽靈思 ISE 工具主要用于設(shè)計(jì)輸入,邏輯綜合,并設(shè)計(jì)實(shí)施。為了實(shí)現(xiàn)模擬仿真的目的,Mentor Graphics 公司和其他一些
5、軟件公司模使用 modelsim 軟件。然而,為了實(shí)現(xiàn)步驟 6 和 7,學(xué)生需要獲得某些硬件設(shè)施下載他們的設(shè)計(jì)到 FPGA 硬件中,并驗(yàn)證和測(cè)試。這些設(shè)施不是可以在教室里經(jīng)常看到的,而且不是每個(gè)班上的學(xué)生都可以用到的。這個(gè)問(wèn)題就可以陳訴如下:步驟 1 到 5 的設(shè)計(jì)程序在本地進(jìn)行的,而每個(gè)學(xué)生如何才能執(zhí)行步驟 6 和 7 以實(shí)現(xiàn)他或她的項(xiàng)目并與遠(yuǎn)程實(shí)驗(yàn)室取得聯(lián)系,并獲取所有結(jié)果來(lái)報(bào)告他或她的進(jìn)展?3 .利用互聯(lián)網(wǎng)接入 利用互聯(lián)網(wǎng)接入現(xiàn)在
6、一種新的方法是建議在工程中使用互聯(lián)網(wǎng)接入來(lái)實(shí)現(xiàn)精深的實(shí)驗(yàn)課程教學(xué)。特別是,我們將提供一種方法來(lái)使用黑板作為因特網(wǎng)基礎(chǔ)教學(xué)的論壇和發(fā)展各種技術(shù)來(lái)設(shè)計(jì)和建設(shè)采用現(xiàn)場(chǎng)可編程門陣列的數(shù)字化的硬件。顯然,設(shè)計(jì)的某些步驟是通過(guò)黑板工具才方便進(jìn)行的。這些步驟包括設(shè)計(jì)交流,小組討論,問(wèn)題的解決和報(bào)告。尤其是當(dāng)硬件設(shè)計(jì)工具僅在當(dāng)?shù)夭庞行?,那么只有通過(guò)互聯(lián)網(wǎng)來(lái)報(bào)告結(jié)果(稱為,批處理) 。然而,當(dāng)遇到需通過(guò)因特網(wǎng)高度互動(dòng)的處理時(shí),一組學(xué)生,或?qū)W生與教員,正進(jìn)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 外文翻譯---利用fpga技術(shù)設(shè)計(jì)基于黑板的數(shù)字化硬件
- 外文翻譯---利用fpga技術(shù)設(shè)計(jì)基于黑板的數(shù)字化硬件
- 中文---利用FPGA技術(shù)設(shè)計(jì)基于黑板的數(shù)字化硬件.doc
- 中文---利用FPGA技術(shù)設(shè)計(jì)基于黑板的數(shù)字化硬件.doc
- 基于FPGA的數(shù)字化EIT硬件系統(tǒng)設(shè)計(jì).pdf
- 舞鋼市1000航測(cè)數(shù)字化技術(shù)設(shè)計(jì)書
- 數(shù)字化地籍圖的測(cè)繪技術(shù)設(shè)計(jì)研究畢業(yè)論文
- 基于FPGA的數(shù)字化SPECT探頭系統(tǒng)設(shè)計(jì).pdf
- 基于FPGA的數(shù)字化調(diào)頻DDS系統(tǒng)設(shè)計(jì).pdf
- 航測(cè)數(shù)字化地形圖技術(shù)設(shè)計(jì)畢業(yè)論文
- 基于FPGA的高速數(shù)字化接收與處理技術(shù).pdf
- 基于FPGA一DSP的數(shù)字化ERT系統(tǒng)設(shè)計(jì).pdf
- 1:500數(shù)字化地形圖測(cè)繪項(xiàng)目技術(shù)設(shè)計(jì)書
- 1∶500航測(cè)數(shù)字化地形圖測(cè)繪技術(shù)設(shè)計(jì)書
- 曲靖市航攝數(shù)字化地形圖技術(shù)設(shè)計(jì)
- 外文翻譯---數(shù)字化礦山建設(shè)(部分)
- 數(shù)字化接收機(jī)的FPGA設(shè)計(jì).pdf
- 基于FPGA的數(shù)字化通用PWM控制器設(shè)計(jì).pdf
- 淺談基于數(shù)字化技術(shù)的平面設(shè)計(jì)
- 基于FPGA的數(shù)字化超聲前端系統(tǒng)設(shè)計(jì)方案研究.pdf
評(píng)論
0/150
提交評(píng)論