基于FPGA的高速數(shù)字化接收與處理技術(shù).pdf

1、在被動探測和電子偵測系統(tǒng)中，對接收信號的帶寬、數(shù)據(jù)傳輸?shù)乃俾室笤絹碓礁摺?就目前而言，由于AD器件的飛速發(fā)展，12位分辨力200MS/s、12位分辨400MS/s等各種高速AD已經(jīng)大量應(yīng)用于電子信息系統(tǒng)中，接收信號的帶寬已可輕易擴展到200MHz。市場上還有8位分辨率，1.5GS/s及更高采樣率的AD器件。數(shù)據(jù)的傳輸方面一般多用USB、PCI和FPDP協(xié)議傳輸，USB總線在2.0協(xié)議時流水?dāng)?shù)據(jù)傳輸速率可達20MB/s；PCI總

2、線可實現(xiàn)33/66MHz，32/64位的組合設(shè)計，其流水?dāng)?shù)據(jù)傳輸速率可達70MB/s~80MB/s；現(xiàn)在的FPDP口(前端專用并行數(shù)據(jù)端口)，數(shù)據(jù)傳輸速率能達到400MB/s。 本論文課題研究設(shè)計的信號處理板采用12位、200Msps的AD9430對瞬時帶寬大于100MHz的信號進行高速采樣，獲得400MByte/s的數(shù)據(jù)率，經(jīng)高效實時數(shù)字化信號檢測處理后，利用Virtex-II Pro XC2VP7的內(nèi)部存儲器和FX12Min

3、iboard板載的64MB DDR SDRAM進行數(shù)據(jù)緩存，通過千兆以太網(wǎng)和光纖進行高速數(shù)據(jù)傳輸。 本論文課題研究的目的主要是解決寬帶信號數(shù)字化后產(chǎn)生的高速數(shù)據(jù)流與低速的計算機讀寫速度之間的矛盾，實現(xiàn)高速A/D轉(zhuǎn)換器產(chǎn)生的峰值400MB/s數(shù)據(jù)流通過光纖和千兆以太網(wǎng)(MAC)進行傳輸。本論文課題主要研究內(nèi)容包括：高速高精度AD模塊的設(shè)計、高速實時數(shù)字化信號檢測技術(shù)的應(yīng)用、數(shù)據(jù)的高速大容量緩存、光纖以及千兆以太網(wǎng)的數(shù)據(jù)傳輸?shù)取?