面向符號(hào)BDD的專用處理器設(shè)計(jì).pdf

1、符號(hào)BDD（BinaryDecisionDiagram，二叉決策圖）是布爾函數(shù)的一種表達(dá)方法，可對(duì)目標(biāo)數(shù)據(jù)進(jìn)行層次劃分與表示?；贐DD的符號(hào)算法已被廣泛應(yīng)用于圖的表示與處理、裝配序列規(guī)劃、組合電路綜合與驗(yàn)證等領(lǐng)域。
　　隨著目標(biāo)數(shù)據(jù)規(guī)模及其計(jì)算量的遞增，現(xiàn)有計(jì)算環(huán)境對(duì)數(shù)據(jù)處理時(shí)間逐漸增大，其時(shí)間消耗越來(lái)越難滿足用戶需求，如何加快符號(hào)技術(shù)對(duì)數(shù)據(jù)的處理速度受到了越來(lái)越多的學(xué)者關(guān)注?，F(xiàn)階段基于通用處理器環(huán)境的軟件處理方式對(duì)頻繁的數(shù)據(jù)操

2、作仍存在較大時(shí)間消耗；基于GPU計(jì)算環(huán)境的符號(hào)操作運(yùn)算盡管能獲得可觀的速度，但在成本敏感的嵌入式領(lǐng)域難以適應(yīng)。故設(shè)計(jì)面向符號(hào)BDD專用處理器的硬件加速技術(shù)成為減少信息處理時(shí)間的一種有效方法。
　　本文結(jié)合BDD對(duì)圖的信息處理原理，從數(shù)據(jù)結(jié)構(gòu)、操作算法、指令系統(tǒng)及其計(jì)算架構(gòu)等多個(gè)角度對(duì)其計(jì)算過(guò)程進(jìn)行改進(jìn)，并設(shè)計(jì)專用處理器實(shí)現(xiàn)其信息處理過(guò)程，達(dá)到信息處理的加速目的。本文主要工作有：
　?。?）依據(jù)數(shù)據(jù)的物理存取過(guò)程，提出一種基于

3、二叉靜態(tài)鏈表的BDD數(shù)據(jù)表式。該表示以四元組表示節(jié)點(diǎn)信息，兼顧傳統(tǒng)的順序存儲(chǔ)與鏈?zhǔn)酱鎯?chǔ)的優(yōu)點(diǎn)，利于硬件電路對(duì)數(shù)據(jù)的快速存取。依據(jù)所提出的節(jié)點(diǎn)四元化二叉靜態(tài)鏈表結(jié)構(gòu)，以層次遍歷機(jī)制重新演繹BDD的操作算法，包括Apply、ITE、置換、量化、求值、等價(jià)性判定以及可滿足性問題求解算法。分析層次機(jī)制內(nèi)的節(jié)點(diǎn)信息與地址的幾何特征以減少節(jié)點(diǎn)操作過(guò)程的計(jì)算量，同時(shí)，煉所演繹操作算法常用的原子操作。
　?。?）引入ASIP（Applicatio

4、nSpecificInstruction-setProcessor，應(yīng)用專用指令集處理器）技術(shù)，依據(jù)所提出的原子操作設(shè)計(jì)專用指令集合，結(jié)合部分通用指令共同組成專用處理器控制器，增設(shè)映射數(shù)據(jù)專用存儲(chǔ)器，搭建專用CPU架構(gòu)級(jí)計(jì)算系統(tǒng)。以Xilinx平臺(tái)的Vertex5E系列FPGA（Field-ProgrammableGatesArray，現(xiàn)場(chǎng)可編程門陣列）綜合并該處理器框架，以特殊指令描述操作算法并載入處理器運(yùn)行與仿真，以經(jīng)典ARM指令同