基于CMOS像素的北京正負(fù)電子對撞機(jī)Ⅱ的BES-Ⅲ譜儀內(nèi)層徑跡探測器的開發(fā).pdf

1、BES-Ⅲ探測器是一個安裝于北京正負(fù)電子對撞機(jī)BEPCⅡ上的通用粒子譜儀。在(Τ)-粲物理能區(qū)對標(biāo)準(zhǔn)模型的精確檢驗以及新物理的研究中，BESⅢ都做出了重要貢獻(xiàn)。但負(fù)責(zé)徑跡重建的主漂移室內(nèi)室由于老化作用性能嚴(yán)重降低，影響了探測精度和徑跡重建效率。另一方面，用于粒子物理實驗的高精度低功耗的輕薄CMOS像素傳感器(CPS)在國外的研發(fā)已經(jīng)成熟并得到了相對論重離子加速器的STAR實驗驗證，使得這一技術(shù)研發(fā)的探測器成為BESⅢ內(nèi)層尋跡器升級的重要

2、候補(bǔ)方案。而針對像素探測器的研究，中國尚處于起步階段。
　　為了探究CPS在BESⅢ實驗中應(yīng)用的可行性，并推動中國的硅像素探測器技術(shù)的發(fā)展，本文對當(dāng)前主流的CPS設(shè)計方案進(jìn)行了調(diào)研，測試分析了法國IPHC研究所最新研發(fā)的傳感器并優(yōu)化了硅尋跡探測器的設(shè)計方案。其中，相關(guān)束流測試結(jié)果證明，基于逐行掃描的幀讀取模式可以實現(xiàn)10μm空間分辨率、約20.8μs讀取時間及80mW/cm2左右功耗的幾平方厘米大小的CPS芯片。這種低功耗、高集成

3、度、高分辨率的單片式像素傳感器可以構(gòu)建幾平方米面積的高分辨率徑跡探測器。此外，本文對于硅像素探測器幾何結(jié)構(gòu)的優(yōu)化工作形成了一套針對桶部硅尋跡器的較完整的設(shè)計優(yōu)化策略，并實現(xiàn)了包括基于各種徑跡擬合算法的性能計算、基于遞歸樹及探測器布局排列掃描的幾何優(yōu)化和基于Geant4的模擬驗證在內(nèi)的全功能軟件。在芯片空間分辨率約10μm、每層探測器厚約0.36％X0的條件下，相應(yīng)的方法和軟件被應(yīng)用于BESⅢ的硅像素尋跡探測器的研發(fā)，確定了3個探測層沿尋