利用線陣CCD進行實時測量的研究.pdf

1、隨著MOS型集成電路的發(fā)展成熟，作為一種新型MOS型集成電路CCD器件也得到迅速發(fā)展、廣泛應(yīng)用。CCD器件是一種固體化器件，具有體積小、質(zhì)量輕、功耗低、可靠性高、壽命長、空間分辨率高等諸多優(yōu)點。經(jīng)過幾十年的不斷發(fā)展，CCD被廣泛應(yīng)用于各個領(lǐng)域，涉及到航空航天、廣播攝像、工業(yè)視覺、尺寸測量等眾多領(lǐng)域。
　　為了提高線陣CCD的測量精度，本文設(shè)計了一款低噪聲測量系統(tǒng)，并從硬件和軟件兩個方面處理系統(tǒng)噪聲。CCD輸出的模擬信號傳輸至AD中

2、，經(jīng)過相關(guān)雙采樣處理降低復(fù)位噪聲。轉(zhuǎn)換后的數(shù)字信號傳輸至 FPGA中，經(jīng)低通濾波器進一步去噪后，通過FPGA內(nèi)部緩存器上傳至上位機中顯示。
　　本文對系統(tǒng)噪聲進行了詳細(xì)分析，并針對這些噪聲給出了相應(yīng)的濾除方法。對于CCD信號噪聲，我們采用相關(guān)雙采樣處理；對于供電電源噪聲，我們使用EMI濾波器；對于數(shù)字地與模擬地之間的干擾，我們使用0歐電阻進行隔離；對于數(shù)字信號中的高頻噪聲，我們使用低通濾波器進行濾除。
　　系統(tǒng)軟件方面的設(shè)計

3、包括時序功能模塊、濾波功能模塊和數(shù)據(jù)傳輸功能模塊。用Verilog HDL語言對CCD和AD正常工作所需要的驅(qū)動時序進行設(shè)計，用Matlab軟件并結(jié)合 FPGA設(shè)計一款適合本系統(tǒng)使用的低通濾波器，濾波后的數(shù)字信號通過內(nèi)嵌存儲器緩存后，并將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)，再由串口上傳至上位機中。
　　最后對系統(tǒng)進行了測量與分析，搭建雙縫衍射實驗平臺，對接收到的CCD時域信號進行觀察。通過實驗表明，本系統(tǒng)噪聲控制較好，基本達到了實驗設(shè)計的最初