線陣CCD測(cè)量系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著科學(xué)技術(shù)不斷的進(jìn)步，特別是電子技術(shù)業(yè)的迅猛發(fā)展，人們對(duì)測(cè)量自動(dòng)化程度的要求越來(lái)越高，傳統(tǒng)的測(cè)量方法已經(jīng)不能滿足現(xiàn)代測(cè)量要求。而固體圖像傳感器CCD的誕生卻為非接觸測(cè)量領(lǐng)域的研究帶來(lái)了新希望。目前非接觸測(cè)量系統(tǒng)大多是基于 CPLD+單片機(jī)+外部 RAM、FPGA+DSP、ARM+單片機(jī)或者FPGA+ARM等架構(gòu)，它們都是多芯片方案，具有成本高、不靈活、系統(tǒng)結(jié)構(gòu)復(fù)雜等缺點(diǎn)。本文設(shè)計(jì)了一種基于單芯片F(xiàn)PGA架構(gòu)的線陣CCD測(cè)量系統(tǒng)很好的彌

2、補(bǔ)這些缺陷，主要工作內(nèi)容如下：
　?。?）首先給出了一維測(cè)量系統(tǒng)的總體設(shè)計(jì)方案，然后在充分分析系統(tǒng)需求的基礎(chǔ)之上完成器件的選型，并根據(jù)各個(gè)器件的工作原理、特性完成了測(cè)量系統(tǒng)硬件平臺(tái)的原理圖設(shè)計(jì)以及PCB板制作。該平臺(tái)由電源模塊、圖像采集模塊、FPGA核心控制模塊、傳輸模塊及外圍配置電路組成，它可以完成圖像采集、數(shù)據(jù)緩存、傳輸?shù)纫幌盗泄δ堋?br>　　（2）在詳細(xì)分析各個(gè)器件正常工作時(shí)序之后，使用Verilog硬件描述語(yǔ)言設(shè)計(jì)了線陣

3、CCD、相關(guān)雙采樣、FIFO的調(diào)用及讀寫時(shí)序的控制、RS232串口等器件的驅(qū)動(dòng)程序。在軟件設(shè)計(jì)中有兩個(gè)創(chuàng)新點(diǎn)：一是基于 FPGA可編程的特性，在不改變外圍電路的基礎(chǔ)之上，軟件實(shí)現(xiàn)線陣CCD驅(qū)動(dòng)頻率和積分時(shí)間可調(diào)的功能。二是在FPGA的編程設(shè)計(jì)中使用了內(nèi)嵌FIFO核，從而減少了系統(tǒng)所必需的FIFO芯片，大大降低的系統(tǒng)設(shè)計(jì)的復(fù)雜性，節(jié)省了硬件資源。
　?。?）本設(shè)計(jì)在Quartus II軟件平臺(tái)下開發(fā)，采用了Modelsim6.5、S