PMU中高性能DC-DC變換器的設(shè)計.pdf_第1頁
已閱讀1頁,還剩71頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、近年來,隨著半導(dǎo)體工藝的高速發(fā)展,CMOS的最小線寬已經(jīng)進入納米量級,相同尺寸的芯片能集成越來越多的晶體管,片上系統(tǒng)SoC(System on Chip)成為行業(yè)發(fā)展的主流。在消費類市場,隨著便攜式電子產(chǎn)品的快速普及,人們對電源類芯片也提出更高,更復(fù)雜的要求。因此設(shè)計高集成度,高性能的PMU集成芯片成為行業(yè)發(fā)展趨勢,也是行業(yè)的緊迫任務(wù)。
  本文設(shè)計了一款適用于PMU(Power Management Unit)集成的DC-DC變

2、換器芯片。針對如何提高DC-DC變換器的關(guān)鍵性能(包括線性調(diào)整率,負載調(diào)整率,電源抑制比,效率,動態(tài)響應(yīng)速度),提出了電壓前饋電路,全差分偽三型補償電路,雙??刂齐娐?自校正電路等技術(shù)手段。其中電壓前饋電路使得系統(tǒng)傳輸函數(shù)不再受輸入電壓變化的影響,提高系統(tǒng)線性調(diào)整率。全差分偽三型補償電路,將一路帶通信號和一路低通信號疊加,產(chǎn)生類似傳統(tǒng)三型補償電路的頻率響應(yīng),極大減小所需要的電容電阻值,另外全差分結(jié)構(gòu)提高了電源抑制比,有效抑制了Buck變

3、換器工作時電源噪聲對控制電路的影響。PWM/PSM雙模技術(shù)兼顧系統(tǒng)的負載調(diào)整率和效率,確保了重載PWM模式下的負載調(diào)整率,在輕載PSM模式下提高了系統(tǒng)的效率。自校正電路直接調(diào)節(jié)占空比大小,以使輸出電壓盡快恢復(fù)到基準電壓±1%范圍內(nèi),有助于提高變換器的負載調(diào)整率和DVS響應(yīng)速度。
  通過仿真驗證,本文設(shè)計的DC-DC變換器工作頻率為2MHz;其輸入電壓為2.7V~4.2V;采用DVS技術(shù),輸出電壓0.7V~1.5V,步進25mV可

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論