已閱讀1頁,還剩66頁未讀, 繼續(xù)免費閱讀
版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領
文檔簡介
1、鎖相環(huán)(Phase-Locked Loop,PLL)是一種同步反饋系統(tǒng),它在很多領域都有著廣泛的應用。電荷泵鎖相環(huán)(Charge Pump PLL,CPPLL)是目前鎖相環(huán)設計的主流,它具有鎖定相差小、高速等優(yōu)點。
首先,本文介紹了CPPLL的工作原理以及它的五個組成模塊——鑒頻鑒相器(PFD)、電荷泵(CP)、環(huán)路濾波器(LPF)、壓控振蕩器(VCO)和分頻器(Divider)的結構和工作原理。
其次,將電荷泵鎖相
2、環(huán)的五個模塊的不同結構進行了對比,確定這五個模塊在本設計中所采用的結構。
接著,基于TSMC 0.18um CMOS工藝,運用ADS軟件設計了各模塊的具體電路。改進的鑒頻鑒相器死區(qū)很小,約45ps。改進的電荷泵的充、放電流失配很小,介于-0.71%和0.03%之間,電流變化率也很小,約1%。LC壓控振蕩器的中心頻率為2GHz,輸出頻率范圍為1.799GHz到2.567GHz。分頻器采用可以快速工作的TSPC-DFF結構5級級聯(lián)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS快速鎖定電荷泵鎖相環(huán)的研究與設計.pdf
- 快速鎖定電荷泵鎖相環(huán)研究與設計.pdf
- 一種快速鎖定電荷泵鎖相環(huán)的設計.pdf
- 快速鎖定低抖動電荷泵鎖相環(huán)的研究與設計.pdf
- 電荷泵鎖相環(huán)CMOS電路的設計.pdf
- 高速CMOS電荷泵鎖相環(huán)設計.pdf
- CMOS電荷泵鎖相環(huán)的設計與研究.pdf
- 基于CMOS工藝的電荷泵鎖相環(huán)的設計.pdf
- CMOS電荷泵鎖相環(huán)設計技術研究.pdf
- CMOS集成電荷泵鎖相環(huán)的設計與研究.pdf
- 射頻CMOS電荷泵鎖相環(huán)的研究與設計.pdf
- 一種CMOS電荷泵鎖相環(huán)設計.pdf
- 低抖動CMOS電荷泵鎖相環(huán)研究與設計.pdf
- 基于CMOS電荷泵鎖相環(huán)的時鐘電路設計.pdf
- 電荷泵鎖相環(huán)的后端設計.pdf
- 高速低功耗CMOS電荷泵鎖相環(huán)的技術研究.pdf
- CMOS電荷泵鎖相環(huán)的設計及相位噪聲的研究.pdf
- 電荷泵鎖相環(huán)的基礎研究.pdf
- 600MHz高可靠CMOS電荷泵鎖相環(huán)的設計.pdf
- CMOS集成可編程電荷泵鎖相環(huán)的研究與設計.pdf
評論
0/150
提交評論