全差分電荷泵鎖相環(huán)的研究與設(shè)計.pdf

1、隨著科技的發(fā)展,現(xiàn)代電路的工作頻率也越來越高,鎖相環(huán)(Phase—LockedLoop:PLL)電路作為頻率合成器的實(shí)現(xiàn)方式已經(jīng)成為現(xiàn)在電子系統(tǒng)中必不可少的關(guān)鍵電路。本文圍繞電荷泵鎖相環(huán)的理論、模型和設(shè)計,進(jìn)行了深入的研究。設(shè)計了鎖相環(huán)的各部分電路模塊,在傳統(tǒng)電路結(jié)構(gòu)基礎(chǔ)上對其中的積分電路和壓控振蕩器(VCO)進(jìn)行了改進(jìn),獲得了較好的性能指標(biāo)。具體研究內(nèi)容如下。
　　 本文首先介紹了鎖相環(huán)的基本結(jié)構(gòu)和工作原理,并詳細(xì)分析了鎖相環(huán)

2、系統(tǒng)中的各個關(guān)鍵模塊。在三階電荷泵鎖相環(huán)的線性模型基礎(chǔ)上,建立了四級線性模型,利用閉環(huán)根軌跡法分析環(huán)路的穩(wěn)定性。在此基礎(chǔ)上,提出了環(huán)路參數(shù)的設(shè)計方法。并采用基于環(huán)路噪聲參數(shù)模型和基于性能指標(biāo)的噪聲參數(shù)模型來估算整個環(huán)路的相位噪聲。分析并設(shè)計了高性能的全差分電荷泵,使得充放電電流實(shí)現(xiàn)精確匹配,從而很好的抑制電流失配所產(chǎn)生的控制電壓的紋波,為了防止共模噪聲漂移還加入了共模反饋模塊。對構(gòu)成鎖相環(huán)關(guān)鍵部分的振蕩器電路進(jìn)行了研究,設(shè)計了一種基于交

3、叉耦合延時單元所構(gòu)成的可選負(fù)載的環(huán)形振蕩器,有效解決了在極端工藝角下增益曲線無法覆蓋中心頻率問題。然后設(shè)計了一種新的gm-C的積分電路,使VCO能實(shí)現(xiàn)粗細(xì)雙調(diào)。積分器能夠檢測出差分細(xì)調(diào)端控制電壓和參考電壓的不同,通過積分,緩慢地改變粗調(diào)控制電壓進(jìn)而調(diào)節(jié)VCO的特性,使得細(xì)調(diào)控制電壓與參考電壓相等。最后,在0.13um CMOS工藝下,利用Cadence仿真軟件對鎖相環(huán)各功能電路和系統(tǒng)電路進(jìn)行仿真,仿真結(jié)果表明,系統(tǒng)鎖定時間為2.5μs,