基于ZYNQ的AES算法的高性能實現(xiàn).pdf

1、AES(Advanced Encryption Standard)，在密碼學(xué)中又稱Rijndael加密法，是美國聯(lián)邦政府采用的一種區(qū)塊加密標(biāo)準(zhǔn)，用于取代原先的DES(Data EncryptionStandard)，已被多方分析且廣為全世界所使用。AES由美國國家標(biāo)準(zhǔn)與技術(shù)研究院(NIST)于2001年發(fā)布，并在2002年5月26日成為有效的標(biāo)準(zhǔn)，已成為對稱密鑰中最流行的算法之一。
　　AES算法的實現(xiàn)有多種方式:軟件實現(xiàn)比較靈活

2、，通用性強(qiáng)，便于應(yīng)用到各種場合；硬件實現(xiàn)能獲得更高的性能，可以滿足許多應(yīng)用的要求。本文選擇使用一種新型的SoC——Xilinx的ZYNQ器件實現(xiàn)AES算法。ZYNQ為雙核架構(gòu)，其PS(Processing System)側(cè)可運行操作系統(tǒng)，執(zhí)行軟件程序，完成各種任務(wù)，PL(Programmable Logic)側(cè)可完成AES算法的優(yōu)化和加速，提供給PS側(cè)使用，雙方通過高性能的AXI總線進(jìn)行數(shù)據(jù)交互。由于ZYNQ架構(gòu)的優(yōu)勢，與以往的設(shè)計相比

3、，本設(shè)計同時具備了軟件實現(xiàn)的通用性和硬件實現(xiàn)的高性能。
　　本文首先研究AES算法結(jié)構(gòu)，對算法中多次使用的子模塊進(jìn)行深入分析，對關(guān)鍵模塊字節(jié)替換和列混淆做了優(yōu)化，采用VIVADO開發(fā)工具，使用VHDL硬件描述語言完成AES算法的設(shè)計輸入、功能測試、時序仿真。然后將設(shè)計的AES算法封裝為符合AXI總線協(xié)議的IP核，實現(xiàn)設(shè)計復(fù)用。AES算法IP可集成到PL側(cè)，作為標(biāo)準(zhǔn)AXI流模塊供PS側(cè)軟件程序調(diào)用。在各模塊仿真正確的基礎(chǔ)上，將AES