HEVC幀內(nèi)預測模塊硬件設計研究.pdf

1、為了應對高清分辨率視頻應用對網(wǎng)絡傳輸以及存儲帶來的巨大的挑戰(zhàn)，MPEG和VCEG組織聯(lián)合制訂了新一代視頻編碼標準HEVC。為了獲得更高編碼增益，HEVC引入了更大的編碼單元，提供了更靈活的塊劃分方法，并采用了更復雜的預測方法。因此，其編碼復雜度較以往標準大幅提高，對實時編碼器的設計形成了挑戰(zhàn)。
　　本文首先介紹了視頻編碼的混合編碼框架及視頻編碼標準的發(fā)展，總結(jié)了HEVC標準較以往標準的不同和改進。通過與通用處理器方案的對比闡述了硬

2、件編碼加速的必要性、原理以及功耗優(yōu)勢。然后，本文對HEVC中變化較大且實現(xiàn)較為復雜的核心模塊幀內(nèi)預測進行了深入的剖析，包括基于四叉樹的CU/TU塊劃分結(jié)構(gòu)、參考像素獲取、35個預測模式的預測方法和幀內(nèi)預測復雜度等方面。本文同時總結(jié)出了HEVC幀內(nèi)預測的垂直水平兩類角度模式的預測對稱性、大預測塊中預測子塊參考點的可平移性及相同圖像位置不同大小預測塊的預測值可共享等特征，為高效的幀內(nèi)預測硬件電路設計提供了重要依據(jù)。
　　經(jīng)過對HEVC

3、幀內(nèi)預測技術的剖析，本文提出了編碼器中的重要模塊——幀內(nèi)模式選擇模塊的硬件設計。該設計具有64路無乘法器并行處理單元，通過可重構(gòu)技術使處理單元支持所有的幀內(nèi)預測塊大小與全部35個幀內(nèi)預測模式。同時，本設計將預測模式分為3類，并按照分類進行預測子塊循環(huán)遍歷，減少了參考像素存儲開銷，減輕了存儲模塊與計算模塊間的復雜互聯(lián)。此外，本設計采用了遍歷大預測塊內(nèi)預測子塊時的雙蛇形處理順序與小預測塊的Z子處理順序兩種處理順序，并設計了可雙向流動的寄存器

4、陣列對參考像素進行動態(tài)更新，既降低了芯片面積，又消除了流水空泡，達到了并行處理單元吞吐率的理論極限。與國際上已有文獻報道的成果相比，本設計對新標準的支持最為完整，不僅僅關注了并行處理單元的設計，而且考慮了參考數(shù)據(jù)準備的問題。本設計在最高時鐘頻率400MHz下獲得了1920×1080p/81fps的視頻吞吐率，且電路硬件效率也超出國際最新已發(fā)表設計成果的40％以上。
　　最后，對編碼環(huán)路中的幀內(nèi)預測模塊，本文也提出了其硬件架構(gòu)設計。