2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩97頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、雷達信號處理器是雷達系統(tǒng)的關鍵組成,現(xiàn)代戰(zhàn)場上其面對的環(huán)境越來越復雜,面對的挑戰(zhàn)越來越嚴峻,對雷達信號處理器的要求不僅是實時性,更要求其具有抗干擾、抗輻射等特性,數(shù)字化的陣列雷達信號處理因其具有諸多優(yōu)秀的特性而成為一種發(fā)展的趨勢。
  數(shù)字下變頻(DDC)將模數(shù)轉(zhuǎn)換器(ADC)采樣后的數(shù)據(jù)混頻到零頻,濾除無用信息,并進行抽取操作,便于后級進行數(shù)字信號處理(DSP)。數(shù)字波束形成(DBF)能夠?qū)﹃嚵刑炀€接收的信息充分利用,通過加權(quán)運

2、算,產(chǎn)生特定指向的波束,可以進行抑制干擾、波束掃描等操作。DDC和DBF是數(shù)字化陣列雷達信號處理器的關鍵單元,本文分別對其設計與實現(xiàn)進行了研究,主要工作有:
  1.根據(jù)雷達信號處理器的靈活性要求,運用有限狀態(tài)機技術設計了可配置DDC。該設計可以實現(xiàn)濾波階數(shù)、濾波系數(shù)和抽取倍數(shù)的可配置,并運用多通道FIR結(jié)構(gòu)進行時分復用。對該DDC電路進行MATLAB和Modelsim聯(lián)合仿真,并使用FPGA平臺進行原型驗證。基于SMIC0.13

3、μm的標準工藝庫完成了邏輯綜合、靜態(tài)時序分析和形式驗證,頻率可達166MHz,面積為609035μm2。
  2.根據(jù)雷達信號處理器的低成本要求,設計了低成本DDC。將混頻、濾波和抽取三個模塊合并,提出了多相混頻抽取濾波器,并運用多通道FIR結(jié)構(gòu)進行時分復用,減小了面積,降低了成本。對該DDC電路進行MATLAB和Modelsim聯(lián)合仿真,并使用FPGA平臺進行原型驗證?;赟MIC0.13μm的標準工藝庫完成了邏輯綜合、靜態(tài)時序

4、分析和形式驗證,頻率可達166MHz,面積為177533μm2。
  3.根據(jù)雷達信號處理器的高速率要求,設計了高速率DDC。運用多相濾波結(jié)構(gòu)對輸入數(shù)據(jù)劃分通道,實現(xiàn)了對高速率輸入數(shù)據(jù)的下變頻處理。對該DDC電路進行MATLAB和Modelsim聯(lián)合仿真,并使用FPGA平臺進行原型驗證。基于SMIC0.13μm的標準工藝庫完成了邏輯綜合、靜態(tài)時序分析和形式驗證,頻率可達1GHz,面積為376454μm2。
  4.根據(jù)DBF

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論