基于FPGA的數(shù)字下變頻研究和實現(xiàn).pdf

1、在當今國內(nèi)無線通信系統(tǒng)中，數(shù)字接收機由于受到前端A/D轉(zhuǎn)換器的采樣速率、購買渠道和后端數(shù)字基帶數(shù)據(jù)模塊處理速度的限制，一般情況下會把從天饋系統(tǒng)接收到的射頻信號先經(jīng)過模擬正交混頻轉(zhuǎn)換成合適的低中頻信號，然后在中頻部分進行數(shù)字下變頻處理，經(jīng)過數(shù)據(jù)采集、數(shù)字正交混頻、抽取、整形濾波等把中頻信號轉(zhuǎn)換為低速的零中頻信號后，再送給后續(xù)的基帶模塊進行數(shù)字AGC、時鐘同步、均衡、載波恢復、解調(diào)、譯碼等數(shù)據(jù)處理，這樣可以解決由于器件本身采樣速率和處理時鐘

2、的限制造成的后續(xù)設計困難，因此數(shù)字下變頻的設計和實現(xiàn)在現(xiàn)代無線通信領(lǐng)域中具有十分重要的實用意義。
　　當前無線通信設備中，高密度、高性能以及低功耗的FPGA芯片逐漸取代了一些價格昂貴的專用集成電路，采用FPGA電路設計可以利用通用的硬件設計平臺，降低硬件電路設計的復雜度，在軟件升級、單元互聯(lián)、調(diào)試測試方面都有很大的優(yōu)勢。
　　本論文在信號采樣原理、數(shù)控振蕩器、正交混頻、數(shù)字濾波器等相關(guān)理論的基礎(chǔ)上，分析研究了FPGA實現(xiàn)數(shù)字

3、下變頻技術(shù)的可行性，并在通用的硬件平臺上得到驗證。本課題的主要工作包括以下幾點:
　　第一、對數(shù)字下變頻技術(shù)相關(guān)的基本理論作了詳細的敘述，對專用DDC芯片和FPGA實現(xiàn)數(shù)字下變頻進行比較，給出基于FPGA實現(xiàn)數(shù)字下變頻的優(yōu)勢。
　　第二、從硬件電路和軟件兩個方面詳細介紹了數(shù)字下變頻的設計與實現(xiàn)方法。硬件電路詳細介紹了本課題的通用硬件平臺，對各個電路模塊進行了詳細的原理說明;軟件部分給出實現(xiàn)數(shù)字下變頻的流程框圖和其中關(guān)鍵模塊設