聲光信號(hào)處理測(cè)試系統(tǒng)硬件的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本文研究了聲光信號(hào)處理技術(shù)，設(shè)計(jì)和實(shí)現(xiàn)了聲光信號(hào)處理測(cè)試系統(tǒng)的硬件電路，編寫了相關(guān)測(cè)試軟件，完成了系統(tǒng)硬件的功能調(diào)試。
　　針對(duì)聲光布喇格器件設(shè)計(jì)了為其提供驅(qū)動(dòng)信號(hào)的聲光頻率合成源。通過對(duì)比四種頻率合成技術(shù)，選擇了DDS+PLL混合式頻率合成技術(shù)。頻率合成源電路主要包括 DDS、PLL、射頻開關(guān)、混頻器、帶通濾波器、可變?cè)鲆娣糯笃鳌⒐β史糯笃鞯炔糠?。在搭建頻率源原理電路時(shí)，采用ADS對(duì)鎖相環(huán)相位噪聲進(jìn)行了仿真以供設(shè)計(jì)參考。在設(shè)計(jì)頻

2、率源PCB時(shí)，對(duì)電路的電磁兼容性、信號(hào)完整性和電源完整性進(jìn)行了考慮。
　　針對(duì)聲光頻譜分析、聲光相關(guān)處理以及課題組提出的聲光信號(hào)處理系統(tǒng)，設(shè)計(jì)了聲光信號(hào)后處理系統(tǒng)，包括以 FPGA為核心的數(shù)字信號(hào)預(yù)處理模塊，以 DSP為核心的數(shù)字信號(hào)精處理模塊及通信模塊，以 FPGA為核心的數(shù)據(jù)顯示模塊。使用Verilog硬件語言設(shè)計(jì)了CCD、A/D轉(zhuǎn)換器和LCD的時(shí)序驅(qū)動(dòng)以及SDRAM的讀寫控制等程序。使用C語言設(shè)計(jì)了DSP的初始化程序、以太網(wǎng)