并行信號處理算法的硬件實現(xiàn)研究.pdf

1、信號處理作為一門涉及到多個學(xué)科領(lǐng)域的新興學(xué)科，其內(nèi)容涉及到算法和硬件兩個方面。信號處理算法的硬件實現(xiàn)則是理論和實踐的橋梁，同時也是科學(xué)和工程的交匯點。針對很多實際應(yīng)用的計算量越來越大和對實時性的要求也越來越高這一難題，并行處理理論這一新興的理論和工程方法得到極大的重視，將這一理論應(yīng)用到信號處理工程實踐當(dāng)中可以極大地解決某些大運算量算法對硬件性能的依賴性以及滿足信號處理實時化的要求。 本文從信號處理算法的并行化硬件實現(xiàn)這一實際要求

2、入手，構(gòu)建了一套完整包含了中頻信號采樣板到后端的4 TS201 DSP高速并行信號處理板的硬件系統(tǒng)，在這套硬件系統(tǒng)的基礎(chǔ)上探討了算法并行化的理論及具體實現(xiàn)方法，并且以具有廣泛代表性和實際工程意義的快速傅立葉變換算法為例，實現(xiàn)了兩種不同的并行化算法。 本文首先研究了中頻采樣技術(shù)。詳細(xì)分析了帶通信號采樣理論，分析了ADC采樣器件的關(guān)鍵性能指標(biāo)，以此為依據(jù)制定了一套信號采樣板的系統(tǒng)方案，然后完成了該采樣板的PCB設(shè)計并討論了高速PCB

3、設(shè)計當(dāng)中的電磁兼容設(shè)計方法，最后從實際應(yīng)用出發(fā)完成了該信號采樣板的FPGA設(shè)計并給出了實現(xiàn)結(jié)果。 其次研究了并行高速DSP信號處理板的系統(tǒng)方案。從并行化計算的實際要求出發(fā)設(shè)計了采用復(fù)合耦合結(jié)構(gòu)的多處理器系統(tǒng)結(jié)構(gòu)，并且完成共享總線的FPGA設(shè)計，設(shè)計了一個具有總線仲裁機制的SDRAM控制器，實現(xiàn)了信號處理板與信號采樣板的數(shù)據(jù)通信。 接著研究了并行算法的基本概念和傳統(tǒng)串行算法并行化處理的基本方法，緊接著闡述了快速傅立葉變換算