神經橋集成電路的設計.pdf

1、神經損傷與再生一直以來都是神經科學研究中的一項重要課題。目前，利用醫(yī)學方法修復受損的神經系統(tǒng)，特別是受損的中樞神經系統(tǒng)，存在許多難以攻克的醫(yī)學臨床難題，隨著神經科學與半導體學等其他學科的相互滲透，以及CMOS晶體管尺寸的越來越小，為在人體受損的神經處植入相應的芯片，完成神經信號的傳輸提供了可能。
　　本文首先介紹神經信號的相關理論，包括神經元的結構和電學特點;然后介紹了用于采集和激勵神經信號的電極種類，如植入式微電極和體表電極，并

2、對幾種常用的探測與激勵神經信號的電路結構做了一些比較。本文設計的神經橋集成電路的核心電路是CMOS運算放大器，由于神經信號幅度微弱，隨機性強，所以本文采用輸入輸出滿擺幅的運算放大器作為系統(tǒng)電路的主運算放大器。本文在介紹模擬集成電路設計的流程，版圖設計基礎，多項目晶圓計劃，模擬集成電路工藝和CMOS運算放大器的理論基礎上，采用0.35μm CMOS工藝，設計了一種輸入輸出滿擺幅、高性能運算放大器，后仿真結果顯示該運算放大器在3.3V單電源

3、電壓供電下，開環(huán)增益為123.1dB，單位增益帶寬為6.814MHz，相位裕度為82.21°，輸入級跨導的變化維持在5.5％內，電源抑制比可以達到121.8dB，共模抑制比可以達到125.7dB。
　　本文采用輸入輸出滿擺幅高性能CMOS運算放大器，設計了一種電壓激勵方式的神經橋集成電路，該電路包括與神經電極相連的阻容耦合網絡，前置儀表放大器，直流補償電路，雙T陷波網絡和神經功能電激勵電路。由于電容比電阻更加容易匹配，所以本文的神