集成電路反向設(shè)計(jì)實(shí)驗(yàn)

1、集成電路集成電路反向設(shè)計(jì)實(shí)驗(yàn)反向設(shè)計(jì)實(shí)驗(yàn)實(shí)驗(yàn)?zāi)康模簩?shí)驗(yàn)?zāi)康模赫莆占呻娐方馄实脑砗头椒?；掌握集成電路反向分析的方法；了解集成電路反向設(shè)計(jì)的基本步驟。實(shí)驗(yàn)原理：實(shí)驗(yàn)原理：反向設(shè)計(jì)是通過(guò)對(duì)芯片內(nèi)部電路的提取與分析、整理，實(shí)現(xiàn)對(duì)芯片技術(shù)原理、設(shè)計(jì)思路、工藝制造、結(jié)構(gòu)機(jī)制等方面的深入洞悉，可用來(lái)驗(yàn)證設(shè)計(jì)框架或者分析信息流在技術(shù)上的問(wèn)題，也可以助力新的芯片設(shè)計(jì)或者產(chǎn)品設(shè)計(jì)方案。1反向設(shè)計(jì)流程反向設(shè)計(jì)的流程如下：(1)提取橫向尺寸提取橫向尺寸①打

2、開(kāi)封裝，進(jìn)行照相(把電路產(chǎn)品放大數(shù)百倍分塊照相，提取集成電路的復(fù)合版圖)；?打開(kāi)外殼：用濃硫酸等方法打開(kāi)塑料封裝，露出管芯；?芯片拍照：用光學(xué)顯微鏡進(jìn)行排照，得到管芯外觀(guān)圖；?去掉鈍化層，拍照，得到金屬連線(xiàn)圖；?去掉金屬層和絕緣介質(zhì)層，拍照，得到下層金屬或多晶硅版圖；?若為多層布線(xiàn)，重復(fù)上一步驟，得到各層版圖；?去掉所有外部各層，露出硅表面，染色區(qū)分p和n區(qū)，拍照。②拼圖(把照片拼成整個(gè)產(chǎn)品的復(fù)合版圖)；③由產(chǎn)品的復(fù)合版圖提取電路圖、器

3、件尺寸和設(shè)計(jì)規(guī)則；④進(jìn)行電路模擬，驗(yàn)證所提取的電路是否正確；⑤如果模擬正確，可以著手畫(huà)版圖。(2)提取縱向尺寸提取縱向尺寸用掃描電鏡，擴(kuò)展電阻儀等提取氧化層厚度、金屬膜厚度、多晶硅厚度、結(jié)深、基區(qū)寬度等縱向尺寸和縱向雜質(zhì)分布。(3)測(cè)試產(chǎn)品的電學(xué)參數(shù)測(cè)試產(chǎn)品的電學(xué)參數(shù)電學(xué)參數(shù)包括閾值電壓，又稱(chēng)開(kāi)啟電壓（VT）、薄膜電阻，又稱(chēng)方塊電阻（R□）、電流放大倍數(shù)（β）、特征頻率（fT）等。然后，在(2)和(3)的基礎(chǔ)上確定工藝參數(shù)，制訂工藝條件

4、和工藝流程。已出現(xiàn)與計(jì)算機(jī)聯(lián)網(wǎng)的顯微鏡，無(wú)需照相可直接進(jìn)行版圖分析。從版圖中提取出電路圖，進(jìn)行仿真及功能分析、結(jié)構(gòu)修改后，又轉(zhuǎn)入正向設(shè)計(jì)。詳見(jiàn)下表。利用網(wǎng)表提取器ChipLogicAnalyzer能夠提取得到芯片的網(wǎng)表數(shù)據(jù)，并以標(biāo)準(zhǔn)格式（Verilog、SPICE和EDIF）輸出。軟件提供的線(xiàn)網(wǎng)自動(dòng)提取算法和單元自動(dòng)搜索算法可以很大程度地減少手工操作的工作量。同時(shí)，軟件簡(jiǎn)化了引線(xiàn)孔、接觸孔的放置操作，使得網(wǎng)表提取的效率大大提高。Chip

5、LogicAnalyzer導(dǎo)出的是平面化的網(wǎng)表數(shù)據(jù)，如果要透徹了解其設(shè)計(jì)思想和設(shè)計(jì)方法，我們可以利用邏輯功能分析器ChipLogicMaster將平面化網(wǎng)表整理成為層次化描述的網(wǎng)表數(shù)據(jù)。ChipLogicMaster提供了方便易用的宏單元輔助定位和功能強(qiáng)大的自動(dòng)電路圖子圖搜索功能，可輔助工程師快速、準(zhǔn)確的分析平面化網(wǎng)表數(shù)據(jù)。同時(shí)，在功能分析過(guò)程中，用戶(hù)還可定位并修正網(wǎng)表提取錯(cuò)誤。網(wǎng)表提取和功能分析的標(biāo)準(zhǔn)流程如下圖所示：版圖提取標(biāo)準(zhǔn)流程版